組合邏輯電路仿真

組合邏輯電路仿真組合邏輯電路的分析本次仿真實(shí)驗(yàn)要求對(duì)兩個(gè)問題進(jìn)行仿真模擬：1、設(shè)計(jì)一個(gè)四人表決電路，在三人以上同意時(shí)燈亮，否則燈滅。并要求采用與非門實(shí)現(xiàn)。2、設(shè)計(jì)一個(gè)4位二進(jìn)制碼數(shù)據(jù)范圍指示器，要求能夠區(qū)分0≤X≤4、5≤X≤9、10≤X≤15三種情況，同樣要求采用與非門實(shí)現(xiàn)。下面先對(duì)兩個(gè)問題進(jìn)行邏輯化分析。1、四人表決電路在本問題中，很容易就可以看出問題的核心在于“四個(gè)人的表決意見決定燈的亮與滅”。所以該問題的輸入變量是四個(gè)人的表決意見，輸出變量為燈的亮滅。以A、B、C、D分別表示四個(gè)人的意見為“同意”，以它們的非表示“不同意”。而以F來表示燈處于“亮”的狀態(tài)。則“三人以上同意時(shí)燈亮，否則燈滅”可以很容易的用以下邏輯表達(dá)式來表示：F=ABC為了將其簡化，可以畫出它的卡諾圖如下：CDAB00011110000000010010110111100010可見，這里面包含了四個(gè)兩個(gè)1相鄰的項(xiàng)，故有卡諾圖可以的到F的最簡與或式為:F=ABC+ABD+ACD+BCD再對(duì)其去兩次非并利用摩根定律就可以得到與非式如下：F=這就是第一個(gè)問題的邏輯轉(zhuǎn)化。2、4位二進(jìn)制碼數(shù)據(jù)范圍指示器四位二進(jìn)制碼可以表示十進(jìn)制下的0到15這十六個(gè)數(shù)，按照0≤X≤4、5≤X≤9、10≤X≤15分為三組分別用三個(gè)燈的亮滅來代表輸入的二進(jìn)制碼屬于其中的哪一組。同上例，采用A、B、C、D取0或1依次表示這四位二進(jìn)制碼的從高到低位的取值（例如：A=0，B=1，C=0，D=0表示四位二進(jìn)制碼0100）。則對(duì)于第一組來說，共有5個(gè)四位二進(jìn)制碼包含在其中，用卡諾圖表示如下：CD

AB00011110001111011000110000100000化簡即得：F同理，也有5個(gè)數(shù)包含在第二組中，卡諾圖如下：CD

AB00011110000000010111110000101100化簡即得：F第三組包含了6個(gè)數(shù)，卡諾圖如下：CD

AB00011110000000010000111111100011四個(gè)開關(guān)都閉合，表示四個(gè)人都同意，燈亮。2、根據(jù)前面對(duì)本問題分析所得到的邏輯表達(dá)式：FFF可以發(fā)現(xiàn)，輸入變量為A、B、C、D，但是在后面的邏輯運(yùn)算中它們的“非”都用到了，也就是第一步我們要得到這四個(gè)變量的非。然后再進(jìn)行后面的與非運(yùn)算。三個(gè)輸出變量的狀態(tài)也可以用三個(gè)燈泡來表示，這里采用了三個(gè)顏色不同的燈泡用以區(qū)分。到這里，邏輯圖就可以很容易的用Multisim軟件模擬出來：其中，最上面的X1燈泡亮?xí)r，表示輸入數(shù)字在0≤X≤4范圍內(nèi)，X2亮?xí)r表示輸入數(shù)字在5≤X≤9范圍內(nèi)，X3亮?xí)r表示輸入數(shù)字在10≤X≤15范圍內(nèi)。這里我還是用了四個(gè)開關(guān)，每個(gè)開關(guān)“開”表示1，“關(guān)”表示0，四個(gè)開關(guān)以ABCD的順序來表示四位二進(jìn)制數(shù)。四位二進(jìn)制數(shù)同上，也有16中情況，這里不做一一展示，只對(duì)每一類給出一種模擬結(jié)果。模擬結(jié)果如下：0≤4≤4，燈泡X1亮，其它滅。5≤8≤9，燈泡X2亮，其它滅。10≤15≤15，燈泡X3亮，其它滅。電路功能情況兩個(gè)問題中的符號(hào)表示都與上面模擬中保持相同，則電路功能情況可以用如下的功能表（真值表）來表示：第一個(gè)問題的功能表如下：ABCDF00000000100010000110010000101001100011111000010010101001011111000110111110111111第二個(gè)問題的功能表如下：ABCDF1F2F30000100000110000101000011100010010001010100110010011101010000101001010101000110110011100001110100111100011111001電路的優(yōu)化在上面對(duì)第二個(gè)問題的分析和模擬的過程中，可以很明顯的發(fā)現(xiàn)“三個(gè)燈泡始終有且僅有一個(gè)是亮著的”，根據(jù)這一特點(diǎn)并考慮到電路輸出其實(shí)只有三個(gè)狀態(tài)（若果用二進(jìn)制數(shù)表示只需兩位），所以可以對(duì)電路進(jìn)行簡化。簡化的方法可以用如下的表格來表示：XF1F2F30≤X≤41005≤X≤901010≤X≤15001輸入的三個(gè)狀態(tài)用后面F1、F2、F3的狀態(tài)來代表，如果把F3一列去掉，則變?yōu)椋篨F1F20≤X≤4105≤X≤90110≤X≤1500可以發(fā)現(xiàn)，只用F1、F2的狀態(tài)也可以表示電路的這三種狀態(tài)（與兩位二進(jìn)制數(shù)表示三種狀態(tài)原理相同）。所以可以刪去原先電路中的一個(gè)燈泡。為使電路中用到的門個(gè)數(shù)達(dá)到最少，可以刪掉電路中與X2相連的那一系列電路（這一系列包含的門數(shù)最多，刪掉后電路保留的門數(shù)最少）。得到的電路如下：模擬結(jié)果變?yōu)椋?≤4≤45≤8≤910≤15≤15相應(yīng)的功能表也發(fā)生變化：ABCDF1F3000010000110001010001110010010010100011000011100100000100100101001101101110001110101111001111101組合邏輯電路采用的元器件本實(shí)驗(yàn)要求只采用與非門來實(shí)現(xiàn)電路功能，而由第一部分的分析可以看出，全部電路只涉及到兩輸入與非門、三輸入與非門、四輸入與非門以及非門。而非門又可以通過與非門的輸入端輸入相同變量來實(shí)現(xiàn)非門的功能，故而本實(shí)驗(yàn)可以只由這三種與非門來實(shí)現(xiàn)。所采用的元器件自然選擇集成了4個(gè)兩輸入與非門的74LS00、集成了3個(gè)三輸入與非門的74LS10和集成了2個(gè)四輸入與非門的74LS20芯片。74LS00芯片的引腳邏輯圖如下：74LS10芯片的引腳邏輯圖如下：圖中的表示的是三輸入的與非門（國際標(biāo)準(zhǔn)）。74LS20芯片的引腳邏輯圖如下：同樣，圖中的表示的是四輸入的與非門（國際標(biāo)準(zhǔn)）。在第一個(gè)問題中，從模擬的電路圖來看，三輸入與非門用到了四個(gè)，四輸入與非門用到了1個(gè)，根據(jù)74LS10和74LS20芯片的引腳圖，可以確定實(shí)現(xiàn)這個(gè)電路功能需要2個(gè)74LS10和1個(gè)74LS20。在第二個(gè)問題中，從優(yōu)化后的模擬電路圖來看，必