電子行業(yè)深度報告：大算力時代下先進封裝大有可為

正文目錄先進封裝成為摩爾代提升系統(tǒng)性能的流勢 4爾律濟能到瓶，進裝升片系性能 4裝術展勢芯片能斷高系趨于型化 5進裝技與態(tài)根需不迭，應用高能景 6先進封裝市場間廣，為半導體設備行帶增量 10進裝場間闊，國陸進裝業(yè)蓬發(fā)展 10進裝半體備行帶增量 高性能計算驅(qū)半導產(chǎn)業(yè)發(fā)展，先進封實算力提升 13HC越機為體第大求動，算力代臨 13AI服器業(yè)迎高景，構成異計算推力展 14hpet優(yōu)明，產(chǎn)芯局徑一 16龍頭積極布局進封，中國大陸封裝廠蓬發(fā)展 18圓和測積布局進裝側點有不同 18OT競格較定，國陸商勃展 20投資建議 24風險因素 24圖表1: 單位量晶管本比 4圖表2: 硅的胞構硅子間利率 4圖表3: 集成路發(fā)方向 5圖表4: 封裝術展四階段 5圖表5: 先進裝術發(fā)主朝上晶制和游組兩方向 6圖表6: 先進裝要素 6圖表7: 主流進裝術案延伸式 7圖表8: 主流裝術案特點 7圖表9: 主流裝術案應用 8圖表0: 系統(tǒng)封示圖 9圖表1: Chpet可看一硬形的 9圖表2: 3DChpet構意圖 10圖表3: 2021年裝場模成 10圖表4: 2027年裝場模成 10圖表5: 2016年202E中大裝市規(guī)模 圖表6: 2019226先封主技術場模預（$） 圖表7: 傳統(tǒng)裝步與備 12圖表8: 先進裝圓工所設備 12圖表9: 部分藝節(jié)備競格局 13圖表0: 臺電201至下用領營占） 13圖表1: 中國能力模預（百億浮運秒EFS） 14圖表2: 2022226球AI服器出量估 14圖表3: 面向場的構算速平臺 15圖表4: 英特的CoB技于典的構成術 15圖表5: 后摩能H0片與nm芯片能較 16圖表6: 采用Chpet計提統(tǒng)的能度 16圖表7: Chpet與o、P的較 17圖表8: 用Chpet技的7n+1m的價vsnm 17圖表9: 啟明30片物 18圖表0:2021年測及圓頭在進裝業(yè)資支出$） 18圖表1: 英特封技發(fā)路圖 19圖表2: 臺積推“Dbc”進封平臺 19圖表3: 日月半體的Vck進裝平臺 20圖表4: 2022年內(nèi)已上封測營情況 20圖表5: 2022年球十大OT廠商在域占率 21圖表6: 長電技進裝品局 22圖表7: 通富電圓封技可以用高能ACCU 22圖表8: 華天技出Dax進封平臺 23圖表9: 甬矽子務位高先進裝 23圖表0: 晶方技集度高靠性汽傳器裝 24先進封裝成為后摩爾時代提升系統(tǒng)性能的主流趨勢摩爾定律經(jīng)濟效能達到瓶頸，先進封裝提升芯片系統(tǒng)性能摩爾定律持續(xù)推進來經(jīng)濟效能達到瓶頸定指著術進芯片容納的體數(shù)會指級增，1.52年一同帶芯性提一倍或成本降半效著芯制工的斷展芯上納晶數(shù)量斷增加但位量體的成下幅正持降低根IB的統(tǒng)及測從16nm10n每1億體管成降了3.7從7n到5n成下18從5n到3n成僅降.2。圖表1: 單位量晶管本比制程16nm10nm7nm5nm3nm芯片積(m^2)12587.6683.278585晶體數(shù)(億)3.34.36.910.514.1晶粒數(shù)單晶圓478686721707707晶粒產(chǎn)/片圓359.74512.44545.65530.25509.04晶圓格()5912838999651250015500晶粒格()16.4316.4318.2623.5730.45每10個體的()4.983.812.652.252.16Inentoaluinsstaeis，芯智訊，集成電路中晶體管尺寸的微縮逐漸接近硅原子的物理極限。芯片工藝尺寸日益走向極致3n至1n，1n的寬中能納2硅子晶（圖a=05n，如若進一微就進子物的臨段較棘的子穿應和熱等問晶管量增加造短道即當?shù)蓝榷塘课锢碇禃r會生子穿從而晶管性衰體工會產(chǎn)生熱量，數(shù)萬的體以較的隔置，需要決熱題。圖表2: 硅的胞構硅子間利率《基于SiP技術的系統(tǒng)，SiP與先進封裝技術，先進封裝成為超越爾提升系統(tǒng)性能關路徑之一前成發(fā)沿著個術線一個摩定的即片型的向展通過微縮半導體器件的晶體管尺寸以增加可容納的晶體管數(shù)量，以單個芯片性能的提升為目一是越爾定以進術的展主方處理模擬等種片成一系統(tǒng)實系統(tǒng)封SysteminPacage,SiP系統(tǒng)性的升目。圖表3: 集成路發(fā)方向InentoalodmpfrDvcsadSses，封裝技術發(fā)展趨勢：芯片性能不斷提高、系統(tǒng)趨于小型化封裝技術的發(fā)展史芯性能不斷提高系統(tǒng)不小型化的歷史是導體圓制造后工之的撐保芯芯片外電連強導性能裝術發(fā)致分4階第二階199年DOP和LC等主，于統(tǒng)封；三（99至200年已開應先進封裝技，一BG、CP和F技始大模；四段200年今，先進裝術二開向三拓，現(xiàn)了.5D3封、圓封、出型封裝等裝術進裝稱為密封HDAHghDesityAdancdPaage采用進設和藝芯片行裝重有效升統(tǒng)于傳封裝，進裝有腳量增、片統(tǒng)小化且統(tǒng)成更等點。圖表4: 封裝術展四階段階段階段 時間 封裝術197前 直插封，雙直封裝DualnnekageD197199年 以表貼技衍出小外封裝alOune,O)、型腳外形封裝alOuneeaed,O無腳片Leadeshpae,LC)扁方封adatage,Q裝技和柵列nGdAa,GA技為主從二封向維裝展，現(xiàn)晶級裝erLevekageW統(tǒng)級裝扇型Ou,FO封2.DD裝嵌入多片連接Embdddde從二封向維裝展，現(xiàn)晶級裝erLevekageW統(tǒng)級裝扇型Ou,FO封2.DD裝嵌入多片連接EmbddddeneconnectBdgeEMB等進封技術200至今4《先進封裝技術的發(fā)展與機遇，曹立強等，先進封裝技術的發(fā)主朝上游晶圓制程和游組兩個方向1）向上游圓制程領域發(fā)展該向的技即圓封過晶重工在圓完成重布線并過圓點藝形與部聯(lián)金凸進封，技的特點是可在小封面下容更的腳2）下游模組領域拓展展系統(tǒng)級裝術將前散貼在PB上多能芯，括理、儲器等功能片及容電等元件成一芯，壓模體、短氣連接距離提芯系整功能和活。圖表5: 先進裝術發(fā)主朝上晶制和游組兩方向甬矽電子招股說明書，先進封裝的技術與形態(tài)根據(jù)需求不斷迭代，多應用于高性能場景先進封裝的四要素是BumRDLWafer和TSV具備四要素中任意一種術為先進封裝1Bum（金屬凸技術普應FlChi（裝術處于晶圓之互的電氣聯(lián)應緩的用其展勢使凸點來越小直發(fā)為Hbridondin（合合技該技制的介表光滑、沒有點且有高集成度2RD（重布線層技術用與面電延伸和互聯(lián)，適用于為I/O端口進行寬松排布，廣泛應用于WLP（晶圓級封裝）技術和2.5D/D術不Fli-Ch術3Wafe（晶圓技術以作芯片的基底和WLP封裝的載體，也可以與硅基板一同實現(xiàn)25D集成，技術發(fā)展趨勢是使Wafe面逐增4TS（硅通孔技術軸電互實多立體結構封的鍵術。圖表6: 先進裝要素SiP與先進封裝技，RDL和TSV使封裝技術在X-Y-Z三維空間中具備延伸發(fā)展的可能布RDL）技術得圓封得X-平進延伸誕了WLCP、OWL、IF、OPLP、EMIB技于通TSV術裝統(tǒng)Z進延伸實了維向三維的展出了2.和D集，演變CoW、BM、C-EM、MC、ideIO、Fovers、oI、X-ub技術。圖表7: 主流進裝術案延伸式SiP與先進封裝技，先進封裝的技術與態(tài)根據(jù)應用側需求不變與迭代從WPSi2.D/3技術方案出發(fā)，各廠商根據(jù)應用側需求進一步迭代出更深層的技術。以晶圓級封裝（WL）術例，WP技采用an-n形，著引數(shù)求加，an-u形態(tài)逐成主；后于提系性的標臺積將個片F(xiàn)a-ou工藝集成起，生INF技而節(jié)成的度發(fā)，個片F(xiàn)OWL技又進一步迭出板封技FOPP圖表8: 主裝術案特點封裝封裝術案 技術點起初L（圓封采用n扇入即LP主應于積小引數(shù)少的片隨引數(shù)求增，生nutWLP裝態(tài)也W（扇型晶圓級裝。FOWLPFlip-hip FpChp倒芯起初L（圓封采用n扇入即LP主應于積小引數(shù)少的片隨引數(shù)求增，生nutWLP裝態(tài)也W（扇型晶圓級裝。FOWLPoutnelLeele面板封，用大的板因一制下，可以量產(chǎn)4于300硅的先封產(chǎn)；OLP術延，有的成優(yōu)勢。FOPLPINFO 由臺電發(fā)技，在OLP藝outnelLeele面板封，用大的板因一制下，可以量產(chǎn)4于300硅的先封產(chǎn)；OLP術延，有的成優(yōu)勢。FOPLPEMIB 屬于基類裝通硅片行部密互。25封的比于不用TVEM技具正的封良、需外藝和計單優(yōu)。CoWoS由臺電出2.D技術是芯封到轉(zhuǎn)接（介層上并用硅接上的高度線行連然后安在裝板；相n，oS對高市，連線量封尺都較大。HBM （HghBadwdho）高寬存主針高端卡場B使DT和2.5T技，過DV多內(nèi)芯堆一起并25DTV術把疊存芯片在板實互連。HMC （ybdoyCbe混合儲方，標由美主，使堆的A以實更的存寬另HC過D集技術內(nèi)控器yConConoe）成A堆疊裝H過neposGU連HC是接安裝ae，缺少nepos和.DTV。Wide-O （denputOupu由星主的帶入術通過o芯堆Logi片上來實oy片3TVLogi芯及相連。Fovers 由英爾推三面面異集芯堆技；與的EMB裝相比os更適于尺產(chǎn)或內(nèi)存寬求高產(chǎn)，也具積功等勢；oveo每比特輸數(shù)的率常低其術處的up間減、度以及片堆疊技。Co-EMBEM和veos綜,B要負橫的結，不內(nèi)的片拼圖樣拼接起，o則向堆OEMB以在維并續(xù)有算構與態(tài)的最佳法。SoIC 是一創(chuàng)的芯堆技術能10米下制程行圓的成該技最明的特是有點nBup）鍵結，此更高集密和佳運行能。X-Cube Xube封的片采用T技連，低功的時高傳的速；大幅縮了片的號輸距，高據(jù)輸度，低耗并還以按戶求定制存寬密；前XCub技已可持7n5n藝。SiP與先進封裝技，先進封裝技術能提系的功能密度多應于性能場景前流進封技術主由際導龍廠商術發(fā)度從2逐提至25D系統(tǒng)的功密也之時先封主應于性能端務等域，因此品術壘價量相傳封會高。圖表9: 主進術案應技術案推出間維度功能度應用域?qū)蘁OWLP20092D低手機GAI英飛凌恩浦CoWoS20122.5D中高端務，端業(yè)應用，高性計算臺積電HMC20123D高高端務，端業(yè)應用，高性計算con三星BR微軟Wide-20123D中高端能機三星HBM20153+2.D高圖像理高能算AD英力/英特爾三星INFO20162D中手機GAI臺積電FOPLP20172D中移動備GAI三星EMIB20182D中圖像理高能算英特爾Fovers20183D中高端務，端業(yè)應用，高性計算英特爾Co-EMB20193+D高高端務，端業(yè)應用，高性計算英特爾X-Cube20203D高5，A，穿設備三星TSMC-oIC20203D非常高5，A，穿設備臺積電SiP與先進封裝技，系統(tǒng)級封（SiP屬于義的先進封裝側于統(tǒng)屬Si是在裝形成一個系注統(tǒng)封的實以統(tǒng)其關注對之應CSP（單片裝。但SP不是進裝定某技術案因SiP能用傳統(tǒng)的WireBonin工，可能用進裝FlipChi藝但著統(tǒng)性能、功耗體的求來高，成度需也來越，S會越越地采用先進裝藝在方意圖，SP代的封整ChiletChi是裝中的單元先封是Chiet/Chp成2.和是先封的藝段。圖表10:系統(tǒng)封示圖SiP與先進封裝技，Chiplet通過先進封裝實現(xiàn)hipe稱小片或技通多個芯片裸（De通過部聯(lián)技集在個裝，構專功的構。通過采2.5、3等級裝技，Cipl實芯片間高互，高芯片系統(tǒng)集度擴其功優(yōu)的間相對C系級片傳設法，Chiplt術案需要IP者研產(chǎn)只要購已實好小片進行封裝成且I可復所Chile可看成一種核式IP但是以芯片的式供。圖表11:Chpet可看一硬形的PSiP與先進封裝技，3DChiplet是Chiplet一步的發(fā)展。3DChple是由AD在02年6首提出，通過3DTS將Cipl在一起同為提聯(lián)密度采了noBu垂直互聯(lián)結前3DChple品是臺電SoI的進封技進代要應用在3DV-Cch上將64MBL3CaheChie以3堆的式處器封裝在一。圖表12:3DChpet構意圖SiP與先進封裝技，先進封裝市場空間廣闊，為半導體設備行業(yè)帶來增量先進封裝市場空間廣闊，中國大陸先進封裝產(chǎn)業(yè)蓬勃發(fā)展先進封裝市場占比逐漸高于傳統(tǒng)封裝。據(jù)ole數(shù)據(jù)，2021年全球封裝市場總營收為844美，中先封占比44市規(guī)模37億美。Yol預20年全球封市規(guī)為12美元其先封市規(guī)模65億元，比提升至5320-22間封裝場模年復增速9.6將全測市獻主增。圖表13:2021年裝場模成 圖表14:2027年裝場模成Yle，長電科技， Yoe，長電科技，受益于自主研發(fā)加速及制造業(yè)的發(fā)展，中國大陸的先進封裝市場蓬勃發(fā)展。根據(jù)Frost&Sullivan統(tǒng)計，中國大陸2020年先進封裝市場規(guī)模為351.3億元，預計2025年將增長至1,136.6億元，2020-2025年間年化復合增速達26.47，高于Yole對全球先進封裝場化合速96的測。圖表15:2016年202E中大裝市規(guī)模匯成股份招股說明書，F(xiàn)rs&ulvn，倒裝封裝目前是先封行業(yè)營收規(guī)模最大技方案嵌入式3D堆疊和圓級扇出型等高階封裝成速較根互技的類前裝裝術營收模最次3D疊及晶級出封普規(guī)的片品需要用倒裝裝Fli-ch）行內(nèi)封，此前裝封的場模大而晶圓級封（WCS）和入封裝ED屬更階封裝術主應于端芯片封前場用模對較但從長度階裝術嵌式裝、3D堆、圓扇型裝是展快三方，根Yol的測0202026年市場?；纤儆嫹譃?、215。圖表16:2019226先封主技術場預（$）Yoe，半導體行觀察，先進封裝為半導體設備行業(yè)帶來增量在先進封裝工藝中統(tǒng)封裝設備的使用求精度要求都有所提升統(tǒng)封測試主位晶制鏈后道括薄割貼合打試等步驟需使減機片片線機激打機半設隨著先封的展在統(tǒng)封工的礎也有所進主包括（1在先進封裝藝芯堆層數(shù)了持體積減設精度出更高求（2在Chple設計，造芯需更多的割貼，得劃片機、片的求量精度求有提；Chile技中個裸都需要進行將芯成后需進系性測而增了設備需求。圖表17:傳統(tǒng)裝步與備IC咖啡，在先進封裝工藝除傳統(tǒng)封裝設備還需要用晶圓制造前道工的備封裝使用的設備與晶圓制造的前道工藝開始有所重疊，而不只是傳統(tǒng)封裝所需要的減薄劃機貼機激備求封術發(fā)而在DLBupin、TSV互技中需使用膠刻等備TS技需鉆增加了刻蝕的外統(tǒng)封設中減劃片也要行定進比如將設進步計帶點晶減凸圓劃機同對劃切道寬度均出更的度要。圖表18:先進裝圓工所設備晶圓晶圓關工技術 所需鍵藝備重分層RD） 掩膜備涂機濺臺、刻、蝕機凸點凸點造術Bumin） 涂膠、射、刻、印機電線回焊爐植機WLP出術a-u） 倒裝片合、封、掩設、膠、射臺光機刻蝕機、片機晶圓晶圓薄、膜備涂膠、光孔、鍍設、射、光刻機刻機硅通（T）高精互技（C，W） 倒裝片合、流爐晶圓晶圓薄術用WLPS等） 帶凸晶減機晶圓片術用WLPS等） 帶凸晶劃機晶圓晶圓薄術用BGCSP、 晶圓?。?0以下）3D封S晶圓片術用BGCSP3D封S

晶圓片（切寬0）《先進封裝關鍵工藝設備面臨的機遇和挑戰(zhàn)，王志越，國內(nèi)先進封裝產(chǎn)業(yè)鏈所用設備有望部分實現(xiàn)自主研發(fā)。近年來國內(nèi)半導體設備廠商發(fā)展迅速，涌現(xiàn)了北方華創(chuàng)、中微半導體、沈陽拓荊、華海清科、精測電子等具備較先進制程設備工藝實力的公司，對于先進封裝所使用的刻蝕機、涂膠顯影設備、清洗設備、測試機等有望部分實現(xiàn)自主研發(fā)。圖表19:部分藝節(jié)備競格局設備型外資牌國產(chǎn)牌光刻備含膠影）ALNknCanonTLNS上海電、源微刻蝕備LTLAT中微導、方創(chuàng)薄膜備A、A、EL北方創(chuàng)沈拓荊離子入A、xces中科、世通過程制K、T日立上海勵東晶源清洗備NSE、AAM盛美導、方創(chuàng)至純技、芯源微化學械磨A、Ebaa華海科中科十所測試備泰瑞、德萬長川技精電子Gate,芯源微股說明書，高性能計算驅(qū)動半導體產(chǎn)業(yè)發(fā)展，先進封裝實現(xiàn)算力提升HC超越手機成為半導體第一大需求驅(qū)動力，大算力時代來臨2022年Q1開始HPC逐漸超越手機成為半導體一需求驅(qū)動力G機率逐漸飽和隨人智的展要理數(shù)量數(shù)級長I務器性能算等算需迎爆式長從22Q1積電游用域營占比，HPC高能算）次越智手躍第，后繼保上態(tài)，手機營收占逐下。圖表20:臺電201至下用領營占（）TSC，智能算力規(guī)?？焖匍L大算力時代來力為人智的素在數(shù)經(jīng)濟發(fā)、業(yè)能升的進中揮大用根據(jù)IC測到202年我國智能算規(guī)將到171.FLOP，20-22化合增率47.8。圖表21:中國能力模預（百億浮運秒EFS）IDC，環(huán)球網(wǎng)，I服務器產(chǎn)業(yè)鏈迎來高景氣，異構集成與異構計算共推算力發(fā)展以AI服務器產(chǎn)業(yè)鏈為代表的硬件產(chǎn)品將充分受益于人工智能發(fā)展的浪潮。據(jù)Trendorc集咨預在A+用泛落的激下AI務202年貨預計將比長3.4，20-202年A服年合增率22。圖表22:2022226球AI服器出量估TrnFre集邦，AI服務器采用的是異構計算架構。異構計算（HteogeneusComutig，是指將CPUGFPDS等同架的算元合一起行行算例CPU擅長管和度比讀數(shù)據(jù)管文，機互等GP管弱，算，更適合整數(shù)進流理算法PG實性高管理運是發(fā)期長復雜算法開發(fā)難度大；DSP適合特定算法的計算等。異構計算的實現(xiàn)架構通常是CU+GPU/FGA/SP，主要由CU完成不可加速部分的計算以及整個系統(tǒng)的控制調(diào)度，由GPU/FGA/S成定任務加具計能強可展源率高、發(fā)展力等。圖表23:面向場的構算速平臺SiP與先進封裝技，異構集成通過先進封裝工藝將多個高性能算力芯片集成在一個系統(tǒng)中，實現(xiàn)異構計算以提升算構HtergenousIntgrtio準的稱異異構集成異代采的工藝質(zhì)表模塊用半體料同異構集成過進裝藝不同藝同高能片成一在單個封裝內(nèi)構建復雜系統(tǒng)成為了可能，能夠快速達到異構計算系統(tǒng)內(nèi)的芯片所需要的功能要從而異計可通整合同構運單來進行并行算達提算的目。圖表24:英特的CoB技于典的構成術SiP與先進封裝技，在存算一體大算力域已有國內(nèi)企業(yè)走在列存算體構不類的處器和存組等成同個芯異集一種前該已有內(nèi)企業(yè)得破202年5，后智正發(fā)國首款算體駕片—鴻途H3芯僅用1n制物算實高26TO在It度的計算提下計延只有.5n能比為0-10TPS/比界等度算條件下的水平提高了3倍以上。H30芯片采用的是后摩智能自研的AI處理器架構（IntllienceProessngUni將向能駛、用工能領與國際巨的款能8芯片Reset5絡的件后智H3的性能可以到商2以。圖表25:后摩能H0片與nm芯片能較半導體行業(yè)觀察，hiplet優(yōu)勢明顯，是國產(chǎn)芯片“破局”路徑之一高性能計算的應用景斷拓寬對算力芯片性提出更高要求進而拉了先進封裝及Chiplet工藝的需求隨著A大型據(jù)理的續(xù)算片性能提出高求Chile高性算芯的裝決方之，在計生產(chǎn)環(huán)節(jié)均行效優(yōu)，有效低本持提系統(tǒng)成。Cipl需采用先進封工中異集技術行現(xiàn)因而hipe的增亦帶異集成的需求升根Omdi預，隨人智、性計算5G新應領需求滲透，23全Chile場規(guī)有達到7美201-20復年長率為30.6發(fā)勢強。圖表26:采用Chpet計提統(tǒng)的能度SiP與先進封裝技，與傳統(tǒng)SoC相比Chiplet在設計靈活度良率等方面勢明顯相單集技SoC而言Chile是不同藝節(jié)的塊同成在相的統(tǒng)能標，部分模塊制的求所低節(jié)了分發(fā)由于片積大容產(chǎn)生缺陷而Cipl個塊載體是小硅有降低生中生缺數(shù)量；同時個硅擁單I且以復根據(jù)定戶獨需定制產(chǎn)品節(jié)開時不藝生制的Cipl通SP術合典方案就是XU+DA過集成內(nèi)和力元接整到升性突破算瓶。圖表27:Chpet與o、P的較AMD，半導體行業(yè)察，針對先進制程Chiplet具成本優(yōu)勢面小片形的造率所升另一方是Cipl許不同制制異芯如性模采7n他模塊只需要14nm或28nm就可以做到性能最大化，使系統(tǒng)整體的功能密度非常接近于7nm集成AM采7n+14nm的Cipl計案nm單片成成本下降了近AM認使Chile設思動于耗價能否妥。Cipl成本降的果隨核（片核的量的低邊際減小，此來能出一個格均點判采用Ciplt術否更有經(jīng)濟效益。圖表28:用Chpet技的7n+1m的價vsnmSiP與先進封裝技，中美科技摩擦加劇景國內(nèi)先進制程發(fā)展限hiplet是國產(chǎn)芯“破路徑之一。近國《片與學案易“體清及日荷蘭組成芯聯(lián)等段制國芯先制的我國端片域“脖子”問題Chile降了芯設計成與檻且其P復的性提了計靈活性，國芯“局路徑一202年2，極雄發(fā)了內(nèi)款于異構Chiplt集成的智能處理芯片。該芯片采用2n工藝生產(chǎn)，HUBCiplt采用ISVCPU心可過活多個NUSieDi提供-0TOP（IN稠算該芯片可于A推隱計業(yè)能不場效解了游戶算適配、迭代期算利率算力本各面以衡的心點。圖表29:啟明30片北極雄芯，龍頭積極布局先進封裝，中國大陸封裝廠商蓬勃發(fā)展晶圓廠和封測廠積極布局先進封裝，側重點各有不同封測廠及晶圓廠龍均極布局先進封裝據(jù)Ye數(shù)據(jù)202年行龍在先進封裝業(yè)資支合約為19美晶廠營方，特以3億元的資本支排第，要以支Fovro和EM技。臺電三以30美和15億元資支分排名封陣營月2美元的資本支出排名第三，其是最大也是唯一能夠與代工廠和集成設備制造商形成競爭的OSA國陸測長科技通微在進裝資支方則居名。圖表30:2021年測及圓頭在進裝業(yè)資支出$）Yoe，天天C，英特爾致力于實現(xiàn)毫立方體里功能最大特爾技發(fā)路圖先封裝主關互密、率效和擴性個面。中Fovro和混鍵合技術主關功效連密方而C-emODI術體了成擴展性特點從Fver混合合技，特逐實凸點距來小使統(tǒng)擁有更高電負能好的性未英將繼致于現(xiàn)毫立方里功能大。圖表31:英特封技發(fā)路圖SiP與先進封裝技，臺積電推“3DFabric先進封裝平臺積.5D和D進裝術3DFabri臺在2.推出CoW及nF等3層推了3DSoI技術。其中段術含3的合芯系（SICInF-D，端裝試關術包含2D/2.D整型扇IF）及25CoWo系目最的五代oWo-S封裝技，增3倍中層面、個HB2棧容量達18G、新硅通孔（TS）決，將晶管量至3裝解方的2倍。圖表32:臺積推Dabc”進封平臺芯智訊，日月光半導體推“VIPa先進封裝平臺提直互連整合封裝解方該平臺由六大核心封裝技術組成，包括日月光基于高密度RDL的FanOutPcka-on-Packa（FPoFanutChi-n-Sbsta（OCoFanuthipon-ubsrat-Bridg（FCoBrig和FanutSytein-akagFOS以基硅通孔（TS的.5D3D和-PackgedOptcs平具備進RD制式整合以及25D/裝技術提供優(yōu)時速、寬和力輸高整硅封裝解決案需制能，能短同計間產(chǎn)發(fā)上時。中FOPP是由月在223月日發(fā)技實氣路減3降延性、帶寬度高倍提寬優(yōu)）提，要用動置網(wǎng)通市場。圖表33:日月半體的Vck進裝平臺ASE，晶圓廠陣營及封測廠陣營關注側重點各有不同。晶圓廠由于在前道環(huán)節(jié)的經(jīng)驗更豐富能快握要等前步T而在25D/D裝術較為領先如特Foero術和積的CWo技均是維成領技后道封廠則熟異異構成封技布全面因在SP技的展方面更有勢比日光“VIPck平中將FOi等統(tǒng)封技列核心技術之在摩時進封為裝業(yè)來心增亦為圓封測廠的兵家必爭之地。我們預計未來晶圓制造廠的工藝程序?qū)葑兂蓮闹圃斓椒庋b的一體工而OS呈現(xiàn)太術能力客資豐龍頭業(yè)更具勢市份有更加中。OST競爭格局較為穩(wěn)定，中國大陸廠商蓬勃發(fā)展公司稱 國家2022年2021年2022營業(yè)2022年2022年2022年OSAT競爭格局較為穩(wěn)定中國大陸封測廠營名前茅據(jù)20年內(nèi)已經(jīng)市的封廠OSA，OtsocedSeicoducorAseblyandTes）收OSAT行業(yè)體收名化大競格較穩(wěn)國大封廠有電技通富微華科和電子入三名榜中電富和華天科技居單利率研營比中國陸測的發(fā)入水處于國領水，毛率與外頭比有公司稱 國家2022年2021年2022營業(yè)2022年2022年2022年圖表34:2022年內(nèi)已上封測營情況日月光中國灣營收名1營收1收入$）12325營收長2.9毛利率28.4研發(fā)收比5.6安靠美國227091.615.518.82.1長電科技中國大陸3349905.417.13.9通富微電中國大陸45316028.813.96.2力成中國灣542786-7.120.82.9華天科技中國大陸661765-5.916.95.9京元子中國灣7812211.135.63.4頎邦技中國灣810800-17.432.73.2南茂技中國灣99784-20.021.04.9HANA韓國101369019.619.33.6矽格中國灣11126213.929.62.3SFA韓國1215539-2.511.40.3超豐子中國灣1311532-23.626.71.6嘉盛馬來亞1416526-3.017.3--華泰子中國灣1514516-9.616.32.2欣銓技中國灣161947912.440.73.6同欣子中國灣1717467-6.735.52.6LBSeicon韓國1818405-5.517.30.7納沛斯韓國192334714.617.612.6福懋技中國灣2021346-2.621.01.6益納美昌馬來亞2120335-10.430.4--甬矽電子中國大陸22223231.422.05.6華東技中國灣23243158.38.80.5恒諾泰國24253035.113.42.1AOI日本25263025.112.40.0精材技中國灣2628256-6.637.04.2Signeics韓國2729222-4.66.71.5菱生密中國灣2827200-27.68.92.8訊芯技中國灣293217514.612.15.9捷敏份中國灣30311731.724.01.0晶方科技中國大陸3130164-24.844.417.2半導體綜研，中國大陸封測廠蓬發(fā)以長電科技最突芯思發(fā)的外測十榜單中中大市率24.5僅于國灣地中大封廠中電科市比4國內(nèi)測業(yè)龍企。圖表35:2022年球十大OT廠商在域占率芯思想研究院，長電科技，長電科技在國內(nèi)封廠具有領先優(yōu)先進封技術布局全面且背中來長科重發(fā)系、圓和25D/等進封技，供解方案包括扇型圓封裝FIWP、出晶級裝(FWLP集無器件IPD、硅通孔(SV、封芯封(ECP、頻(RID。在SP裝域，電技擁有雙塑、E電屏、激輔鍵（LA）先進術具電性更佳、EMI蔽果好、靠更強優(yōu)。外中國際長科股之雙方合作密且芯際為國晶代龍需要道藝助的.5D3封裝環(huán)節(jié)以長科協(xié)合作增長科較他封廠競優(yōu)。圖表36:長電技進裝品局長電科技官網(wǎng)，通富微電聚焦算力片測與AMD深度合作微斷強主并在多個先進封裝技術領