數(shù)字鐘電路設計數(shù)電課設

數(shù)字鐘電路設計數(shù)電課設第一頁，共五十四頁，編輯于2023年，星期三設計題目數(shù)字鐘電路設計第二頁，共五十四頁，編輯于2023年，星期三目錄數(shù)字鐘的功能要求數(shù)字鐘電路系統(tǒng)的組成方框圖主體電路設計功能擴展電路的設計整機電路MCU控制的數(shù)字鐘第三頁，共五十四頁，編輯于2023年，星期三一、數(shù)字鐘的功能要求1、基本功能準確計時，以數(shù)字形式顯示時、分、秒的時間；小時的計時要求為“12翻1”，分和秒的計時要求為60進位；校正時間。第四頁，共五十四頁，編輯于2023年，星期三一、數(shù)字鐘的功能要求(續(xù))2、擴展功能定時控制；仿廣播電臺正點報時；報整點時數(shù)；觸摸報整點時數(shù)；其他。第五頁，共五十四頁，編輯于2023年，星期三二、數(shù)字鐘電路系統(tǒng)的組成框圖

該系統(tǒng)的工作原理是：振蕩器產(chǎn)生高穩(wěn)定的高頻脈沖信號，作為數(shù)字鐘的時間基準，再經(jīng)分頻器輸出標準秒脈沖信號。秒計數(shù)器計滿60后向分計數(shù)器進位，分計數(shù)器計滿60后向小時計數(shù)器進位，小時計數(shù)器按照“24翻1”規(guī)律計數(shù)。計時出現(xiàn)誤差時可以用校時電路進行校時、校分、校秒。第六頁，共五十四頁，編輯于2023年，星期三二、數(shù)字鐘電路系統(tǒng)的組成框圖（續(xù)）如圖2.1多功能數(shù)字鐘系統(tǒng)組成框圖第七頁，共五十四頁，編輯于2023年，星期三三、主體電路的設計主體電路是由功能部件或單元電路組成的。在設計這些電路或選擇部件時，盡量選用同類型的器件，如所有功能部件都采用TTL集成電路或都采用CMOS集成電路。整個系統(tǒng)所用的器件種類應盡可能少。下面介紹各功能部件與單元電路的設計。第八頁，共五十四頁，編輯于2023年，星期三1．振蕩器的設計振蕩器是數(shù)字鐘的核心。振蕩器的穩(wěn)定度及頻率的精確度決定了數(shù)字鐘計時的準確程度，通常選用石英晶體構成振蕩器電路。一般來說，振蕩器的頻率越高，計時精度越高。第九頁，共五十四頁，編輯于2023年，星期三振蕩器的設計方案一圖2.2為電子手表集成電路(如5C702)中的晶體振蕩器電路，常取晶振的頻率為32768Hz因其內(nèi)部有15級2分頻集成電路，所以輸出端正好可得到1Hz的標準脈沖。第十頁，共五十四頁，編輯于2023年，星期三晶體振蕩器電路圖2.2晶體振蕩器電路第十一頁，共五十四頁，編輯于2023年，星期三振蕩器的設計方案二 如果精度要求不高可以采用由集成電路定時器555與RC組成的多諧振蕩器。設振蕩頻率f0＝103Hz，電路參數(shù)如圖2.3所示。圖2.3555多諧振蕩器555第十二頁，共五十四頁，編輯于2023年，星期三555多諧振蕩器原理電路555多諧振蕩器原理電路及工作波形第十三頁，共五十四頁，編輯于2023年，星期三2．分頻器的設計分頻器的功能主要有兩個：一是產(chǎn)生標準秒脈沖信號；二是提供功能擴展電路所需要的信號。選用3片中規(guī)模集成電路計數(shù)器74LS90可以完成上述功能。第十四頁，共五十四頁，編輯于2023年，星期三74LS90管腳圖

74LS90有兩個清零端MR1、MR2和兩個置9端MS1、MS2，其功能如表5.3.1所示。NEXTBACK74LS90結構第十五頁，共五十四頁，編輯于2023年，星期三A、兩片74LS90構成的100分頻器：BACK第十六頁，共五十四頁，編輯于2023年，星期三3．時分秒計數(shù)器的設計分和秒計數(shù)器都是模M=60的計數(shù)器，其計數(shù)規(guī)律為：00-01-…-58-59-00…選74LS92作十位計數(shù)器，74LS90作個位計數(shù)器。再將它們級聯(lián)組成模數(shù)M=60的計數(shù)器。時計數(shù)器是一個“24進制”的特殊進制計數(shù)器。第十七頁，共五十四頁，編輯于2023年，星期三74LS92是二—六—十二進制計算器。六十進制計算器BACK74LS92結構第十八頁，共五十四頁，編輯于2023年，星期三六進制二進制Q3Q1Q2Q0CLK1CLK0R02R0174LS92結構圖BACK第十九頁，共五十四頁，編輯于2023年，星期三五進制二進制Q3Q1Q2Q0CLK1CLK0R02R01R90R9174LS90結構圖BACK第二十頁，共五十四頁，編輯于2023年，星期三BACK第二十一頁，共五十四頁，編輯于2023年，星期三4．譯碼顯示電路設計

74LS47、74LS48為BCD—7段譯碼/驅(qū)動器。其中，74LS47可用來驅(qū)動共陽極的發(fā)光二極管顯示器示器，而74LS48則用來驅(qū)動共陰極的發(fā)光二極管顯示器。

74LS48的功能表如表2.4所示，其中，A3A2AlA0為8421BCD碼輸入端，a—g為7段譯碼輸出端。第二十二頁，共五十四頁，編輯于2023年，星期三各使能端功能簡介如下：

/LT燈測試輸入使能端。當LT＝0時，譯碼器各段輸出均為高電平，顯示器各段亮，因此，LT＝0可用來檢查74LS48和顯示器的好壞。/RBI動態(tài)滅零輸入使能端。在LT＝1的前提下，當/RBI＝0且輸入A3A2AlA0＝000時，譯碼器各段輸出全為低電平，顯示器各段全滅，而當輸人數(shù)據(jù)為非零數(shù)碼時，譯碼器和顯示器正常譯碼和顯示。利用此功能可以實現(xiàn)對無意義位的零進行消隱。74LS48功能表第二十三頁，共五十四頁，編輯于2023年，星期三各使能端功能簡介如下（續(xù)）：

/BI靜態(tài)滅零輸入使能端。只要BI＝0，不論輸入A3A2AlA0為何種電平，譯碼器4段輸出全為低電平，顯示器滅燈(此時/BI／RBO為輸入使能)。/RBO動態(tài)滅零輸出端。在不使用/BI功能時，BI／RBO為輸出使能。該端主要用于多個譯碼器級聯(lián)時，實現(xiàn)對無意義的零進行消隱。實現(xiàn)整數(shù)位的零消隱是將高位的RBO接到相鄰低位的RBI，實現(xiàn)小數(shù)位的零消隱是將低位的RBO接到相鄰高位的RBI。74LS48功能表第二十四頁，共五十四頁，編輯于2023年，星期三74LS48功能表BACK第二十五頁，共五十四頁，編輯于2023年，星期三74LS48構成的1000進制計數(shù)、譯碼顯示電路第二十六頁，共五十四頁，編輯于2023年，星期三

5．校時電路的設計

對校時電路的要求是： 在小時校正時不影響分和秒的正常計數(shù)；在分校正時不影響秒和小時的正常計數(shù)。 校時方式有“快校時”和“慢校時”兩種，“快校時”是，通過開關控制，使計數(shù)器對1Hz的校時脈沖計數(shù)?！奥r”是用手動產(chǎn)生單脈沖作校時脈沖。圖2.4為?！皶r”、?！胺帧彪娐?。其中S1為校“分”用的控制開關，S2為?！皶r”用的控制開關。校時脈沖采用分頻器輸出的1Hz脈沖，當S1或S2分別為“0”時可進行“快校時”。第二十七頁，共五十四頁，編輯于2023年，星期三圖2.4?！皶r”、校“分”電路

接電容C1、C2可以緩解抖動。必要時還應將其改為去抖動開關電路。第二十八頁，共五十四頁，編輯于2023年，星期三四、功能擴展電路的設計1、定時控制電路的設計 數(shù)字鐘在指定的時刻發(fā)出信號，或驅(qū)動音響電路“鬧時”；或?qū)δ逞b置的電源進行接通或斷開“控制”。不管是鬧時還是控制，都要求時間準確，即信號的開始時刻與持續(xù)時間必須滿足規(guī)定的要求。

第二十九頁，共五十四頁，編輯于2023年，星期三四、功能擴展電路的設計（續(xù)）

例要求上午7時59分發(fā)出鬧時信號，持續(xù)時間為1分鐘。

7時59分對應數(shù)字鐘的時個位計數(shù)器的狀態(tài)為(Q3Q2Q1Q0)H1＝0111，分十位計數(shù)狀態(tài)為(Q3Q2Q1Qo)M2＝0101，分個位計數(shù)器的狀態(tài)為(Q3Q2QlQ0)M1＝1001。所以鬧時控制信號Z的表達式為:Z=(Q2Q1Q0)H1(Q2Q0)M2(Q3Q0)M1第三十頁，共五十四頁，編輯于2023年，星期三四、功能擴展電路的設計（續(xù)）式中，M為上午的信號輸出，要求M＝1。如果用與非門實現(xiàn)邏輯功能，則可以將Z進行變換,實現(xiàn)上式的邏輯電路如圖2.6所示，其中74LS20為4輸入二與非門，74LS03為集電極開路(OC門)的2輸入四與非門，因OC門的輸出端可以進行“線與”，使用時在它們的輸出端與電源十5V端之間應接一電阻RL，取RL＝3.3k。第三十一頁，共五十四頁，編輯于2023年，星期三

由圖可見上午7點59分時，音響電路的晶體管導通，則揚聲器發(fā)出1kHz的聲音。持續(xù)1分鐘到8點整晶體管因輸入端為“0”而截止，電路停鬧。圖2.6鬧時電路第三十二頁，共五十四頁，編輯于2023年，星期三2．仿廣播電臺正點報時電路的設計

仿廣播電臺正點報時電路的功能要求是：每當數(shù)字鐘計時快要到正點時發(fā)出聲響，通常按照4低音1高音的順序發(fā)出間斷聲響，以最后一聲高音結束的時刻為正點時刻。表2.2秒個位計算器狀態(tài)第三十三頁，共五十四頁，編輯于2023年，星期三2．仿廣播電臺正點報時電路的設計（續(xù)）設4聲低音(約500Hz)分別發(fā)生在59分51秒、53秒、55秒及57秒，最后一聲高音(約1kHz)發(fā)生在59分59秒，它們的持續(xù)時間均為1秒。如表2.2所示。由表2.2可得：Q3S1=“0”時500Hz輸入音響；Q3S1=“1”

1kHz輸入音響。第三十四頁，共五十四頁，編輯于2023年，星期三

2．仿廣播電臺正點報時電路的設計（續(xù)）只有當分十位的Q2M2Q0M2＝11，分個位的Q3M1、Q0M1＝11。秒十位的Q2s2Qos2＝11及秒個位的Q0S1＝1時，音響電路才能工作。仿電臺正點報時的電路如圖2.7所示。第三十五頁，共五十四頁，編輯于2023年，星期三圖2.7仿廣播電臺正點報時電路第三十六頁，共五十四頁，編輯于2023年，星期三

3．報整點時數(shù)電路的設計

報整點時數(shù)電路的功能是：每當數(shù)字鐘計時到整點時發(fā)出音響，且?guī)c響幾聲。實現(xiàn)這一功能的電路主要由以下幾部分組成：

（1）減法計數(shù)器完成幾點響幾聲的功能。即從小時計數(shù)器的整點開始進行減法計數(shù)，直到零為止。

（2）編碼器將小時計數(shù)器的5個輸出端Q4、Q3、Q2、Q1、Q0按照“12翻1”的編碼要求轉換為減法計數(shù)器的4個輸入端D3、D2、D1、D0所需的BCD碼。

第三十七頁，共五十四頁，編輯于2023年，星期三

3．報整點時數(shù)電路的設計（續(xù)）（3）邏輯控制電路控制減法計數(shù)器的清“0”與置數(shù)?？刂埔繇戨娐返妮斎胄盘枴８鶕?jù)以上要求，采用了如圖2.8所示的報整點時數(shù)的電路。其中編碼器是由與非門實現(xiàn)的組合邏輯電路，其輸出端的邏輯表達式由5變量的卡諾圖可得。D1的邏輯表達式：第三十八頁，共五十四頁，編輯于2023年，星期三表2.3編碼器真值表第三十九頁，共五十四頁，編輯于2023年，星期三第四十頁，共五十四頁，編輯于2023年，星期三

減法計數(shù)器選用74LSl91，各控制端的作用如下：

/LD為置數(shù)端。/RC為溢出負脈沖輸出端。U/D為加減控制器。CPA為減法計數(shù)脈沖，兼作音響電路的控制脈沖。邏輯控制電路由D觸發(fā)器741S74與多級與非門組成，如圖2.8所示。第四十一頁，共五十四頁，編輯于2023年，星期三圖2.8仿電臺報時電路及時序第四十二頁，共五十四頁，編輯于2023年，星期三電路的工作原理是：

接通電源后按觸發(fā)開關S，使D觸發(fā)器清“0”。當分十位計數(shù)器的進位脈沖Q2M2的下降沿來到時，經(jīng)G1反相，小時計數(shù)器加1。新的小時數(shù)置入74LSl91。Q2M2的下降沿同時又使74LS74的狀態(tài)翻轉，1Q經(jīng)G3、G4延時后使/LD＝1、此時74LSl91進行減法計數(shù)，計數(shù)脈沖由CP0提供。CP0＝1時音響電路發(fā)出1kHz聲音，CP0＝0時停響。第四十三頁，共五十四頁，編輯于2023年，星期三電路的工作原理是（續(xù)）：

當減法計數(shù)到0時，使D觸發(fā)器的1CP＝0，但觸發(fā)器狀態(tài)不變。當/RC＝1時，因Q2M2仍為0，CPH＝1，使D觸發(fā)器翻轉復“0”，74LSl91又回到置數(shù)狀態(tài)，直到下一個Q2M2的下降沿來到。實現(xiàn)自動報整點時數(shù)的功能。如果出現(xiàn)某些整點數(shù)不準確，其主要原因是邏輯控制電路中的與非門延時時間不夠，產(chǎn)生了競爭冒險現(xiàn)象，可以適當增加與非門的級數(shù)或接人小電容進行濾波。第四十四頁，共五十四頁，編輯于2023年，星期三五、整機電路第四十五頁，共五十四頁，編輯于2023年，星期三整點報時電路校時顯示電路時基電