ic半導(dǎo)體測試基礎(chǔ)(中文版)

/本章節(jié)我們來說說最基本的測試——開短路測試（Open—SｈorｔTｅst），說說測試的目的和方法。

一．測試目的?

Oｐen－ShortTeｓｔ也稱為ＣontiｎuitｙTest或CｏntａctTest，用以確認(rèn)在器件測試時(shí)所有的信號引腳都與測試系統(tǒng)相應(yīng)的通道在電性能上完成了連接，并且沒有信號引腳與其他信號引腳、電源或地發(fā)生短路。

測試時(shí)間的長短直接影響測試成本的高低，而減少平均測試時(shí)間的一個(gè)最好方法就是盡可能早地發(fā)現(xiàn)并剔除壞的芯片。Opｅn—Short測試能快速檢測出DUＴ是否存在電性物理缺陷，如引腳短路、boｎｄwire缺失、引腳的靜電損壞、以及制造缺陷等。

另外,在測試開始階段,Open—Ｓhort測試能及時(shí)告知測試機(jī)一些與測試配件有關(guān)的問題，如PｒoｂeCarｄ或器件的Socket沒有正確的連接.?二。測試方法?

Open—Shｏrt測試的條件在器件的規(guī)格數(shù)或測試計(jì)劃書里通常不會(huì)提及，但是對大多數(shù)器件而言，它的測試方法及參數(shù)都是標(biāo)準(zhǔn)的,這些標(biāo)準(zhǔn)值會(huì)在稍后給出.

基于PＭU的Open－Short測試是一種串行(Seriａl）靜態(tài)的ＤＣ測試。首先將器件包括電源和地的所有管腳拉低至“地"(即我們常說的清0），接著連接PＭU到單個(gè)的DUＴ管腳,并驅(qū)動(dòng)電流順著偏置方向經(jīng)過管腳的保護(hù)二極管——

一個(gè)負(fù)向的電流會(huì)流經(jīng)連接到地的二極管(圖3—1），一個(gè)正向的電流會(huì)流經(jīng)連接到電源的二極管（圖3－2），電流的大小在1０0uA到５00uA之間就足夠了。大家知道,當(dāng)電流流經(jīng)二極管時(shí),會(huì)在其Ｐ—Ｎ結(jié)上引起大約0．65V的壓降,我們接下來去檢測連接點(diǎn)的電壓就可以知道結(jié)果了。

既然程序控制ＰＭＵ去驅(qū)動(dòng)電流,那么我們必須設(shè)置電壓鉗制,去限制Ｏpｅn管腳引起的電壓。Oｐen—Ｓhort測試的鉗制電壓一般設(shè)置為３Ｖ-—當(dāng)一個(gè)Oｐen的管腳被測試到，它的測試結(jié)果將會(huì)是3V。

串行靜態(tài)Ｏpen—Sｈoｒt測試的優(yōu)點(diǎn)在于它使用的是DC測試，當(dāng)一個(gè)失效（failure）發(fā)生時(shí)，其準(zhǔn)確的電壓測量值會(huì)被數(shù)據(jù)記錄（datalｏg)真實(shí)地檢測并顯示出來，不管它是Ｏｐｅn引起還是Shoｒt導(dǎo)致。缺點(diǎn)在于，從測試時(shí)間上考慮,會(huì)要求測試系統(tǒng)對ＤUT的每個(gè)管腳都有相應(yīng)的獨(dú)立的DC測試單元。對于擁有PＰPMU結(jié)構(gòu)的測試系統(tǒng)來說，這個(gè)缺點(diǎn)就不存在了.?

當(dāng)然，Open-Short也可以使用功能測試(ＦｕｎcｔioｎaｌＴest)來進(jìn)行，我會(huì)在后面相應(yīng)的章節(jié)提及。

圖3-1。對地二極管的測試?

測試下方連接到地的二極管，用PMU抽取大約－10０uA的反向電流；設(shè)置電壓下限為-1．5Ｖ，低于—1。5V（如—3V)為開路;設(shè)置電壓上限為—０.2V，高于-0.2Ｖ(如－0。１V)為短路。此方法僅限于測試信號管腳（輸入、輸出及IＯ口)，不能應(yīng)用于電源管腳如ＶDＤ和VＳS.

圖３—2．對電源二極管的測試?

測試上方連接到電源的二極管,用PMU驅(qū)動(dòng)大約100uA的正向電流;設(shè)置電壓上限為1。5V，高于1．5V（如3V）為開路；設(shè)置電壓下限為０．2V,低于0.2V（如0.1V)為短路.此方法僅限于測試信號管腳（輸入、輸出及IO口），不能應(yīng)用于電源管腳如VDD和VSＳ。

電源類管腳結(jié)構(gòu)和信號類管腳不一樣，無法照搬上述測試方法.不過也可以測試其開路情形，如遵循已知的良品的測量值，直接去設(shè)置上下限。?第四章。DC參數(shù)測試(1）

摘要本章節(jié)我們來說說DC參數(shù)測試,大致有以下內(nèi)容,

歐姆定律等基礎(chǔ)知識(shí)

DC測試的各種方法

各種DC測試的實(shí)現(xiàn)

各類測試方法的優(yōu)缺點(diǎn)

基本術(shù)語

在大家看DC測試部分之前,有幾個(gè)術(shù)語大家還是應(yīng)該知道的,如下：

HｏtＳwｉtching

熱切換，即我們常說的帶電操作，在這里和rｅｌay（繼電器）有關(guān)，指在有電流的情況下斷開ｒｅlａy或閉合relay的瞬間就有電流流過（如:閉合前relay兩端的電位不等)。熱切換會(huì)減少relay的使用壽命，甚至直接損壞relaｙ，好的程序應(yīng)避免使用熱切換。

Latch-up

閂鎖效應(yīng)，由于在信號、電源或地等管腳上施加了錯(cuò)誤的電壓，在CMOＳ器件內(nèi)部引起了大電流,造成局部電路受損甚至燒毀,導(dǎo)致器件壽命縮短或潛在失效等災(zāi)難性的后果。

Ｂinnｉng

Binｎing（我很苦惱這玩意漢語怎么說——譯者）是一個(gè)按照芯片測試結(jié)果進(jìn)行自動(dòng)分類的過程。在測試程序中，通常有兩種Binninｇ的方式—-hａrdbinniｎg和sｏｆｔbinning。Haｒｄbinnｉng控制物理硬件實(shí)體（如機(jī)械手)將測試后的芯片放到實(shí)際的位置中去，這些位置通常放著包裝管或者托盤。Sofｔｂinninｇ控制軟件計(jì)數(shù)器記錄良品的種類和不良品的類型,便于測試中確定芯片的失效類別.Harｄbinning的數(shù)目受到外部自動(dòng)設(shè)備的制約,而Sｏｆtｂiｎｎiｎg的數(shù)目原則上沒有限制。下面是一個(gè)Binninｇ的例子:

Bin＃

類別0１

100MHｚ下良品0２

７５MHz下良品10

Opｅｎ－Shｏrｔ測試不良品11

整體IDＤ測試不良品１2

整體功能測試不良品1３

75ＭHz功能測試不良品14

功能測試VIL/VIH不良品15

DC測試VOL/VＯＨ不良品16

動(dòng)態(tài)/靜態(tài)ＩDD測試不良品１7

IIL/IIＨ漏電流測試不良品

從上面簡單的例子中我們可以看到，Hａrdｂiｎ0,Sｏftbｉn0１—02是良品，是我們常說的GoodＢin；而Hardｂiｎ1,Sｏftbin１0-１7是不良品，也就是我們常說的FaｉledBin。測試程序必須通過硬件接口提供必要的Bｉnniｎg信息給haｎdler，當(dāng)handler接收到一個(gè)器件的測試結(jié)果，它會(huì)去判讀其Ｂiｎniｎｇ的信息，根據(jù)信息將器件放置到相應(yīng)位置的托盤或管帶中。第四章．DC參數(shù)測試（２）

ProgｒａmFlow

測試程序流程中的各個(gè)測試項(xiàng)之間的關(guān)系對DC測試來說是重要的,很多ＤC測試要求前提條件，如器件的邏輯必須達(dá)到規(guī)定的邏輯狀態(tài)要求,因此，在DC測試實(shí)施之前,通常功能測試需要被驗(yàn)證無誤。如果器件的功能不正確，則后面的ＤC測試結(jié)果是沒有意義的。圖4—1的測試流程圖圖解了一個(gè)典型的測試流程，我們可以看到ＧrｏssFｕnctioｎalＴesｔ在DCTｅｓt之前實(shí)施了,這將保證所有的器件功能都已經(jīng)完全實(shí)現(xiàn)，并且DC測試所有的前提條件都是滿足要求的。

我們在制定測試程序中的測試流程時(shí)要考慮的因素不少,最重要的是測試流程對生產(chǎn)測試效率的影響。一個(gè)好的流程會(huì)將基本的測試放在前面,盡可能早的發(fā)現(xiàn)可能出現(xiàn)的失效,以提升測試效率，縮短測試時(shí)間。其它需要考慮的因素可能有：測試中的信息收集、良品等級區(qū)分等，確保你的測試流程滿足所有的要求。

圖4-１.測試流程

生產(chǎn)測試進(jìn)行一段時(shí)間后，測試工程師應(yīng)該去看看測試記錄,決定是否需要對測試流程進(jìn)行優(yōu)化—-出現(xiàn)不良品頻率較高的測試項(xiàng)應(yīng)該放到流程的前面去.ＴestSuｍmary

測試概要提供了表明測試結(jié)果的統(tǒng)計(jì)信息，它是為良率分析提供依據(jù)的，因此需要盡可能多地包含相關(guān)的信息，最少應(yīng)該包含總測試量、總的良品數(shù)、總的不良品數(shù)以及相應(yīng)的每個(gè)子分類的不良品數(shù)等。在生產(chǎn)測試進(jìn)行的時(shí)候，經(jīng)常地去看一下TesｔSｕｍmaｒy可以實(shí)時(shí)地去監(jiān)控測試狀態(tài)。圖４-２顯示的是一個(gè)Ｓummary的實(shí)例.第四章．DC參數(shù)測試（3）

DＣ測試與隱藏電阻

許多ＤC測試或驗(yàn)證都是通過驅(qū)動(dòng)電流測量電壓或者驅(qū)動(dòng)電壓測量電流實(shí)現(xiàn)的，其實(shí)質(zhì)是測量電路中硅介質(zhì)產(chǎn)生的電阻值.當(dāng)測試模式為驅(qū)動(dòng)電流時(shí)，測量到的電壓為這部分電阻上產(chǎn)生的電壓；與之相似，驅(qū)動(dòng)電壓時(shí)，測量到的電流為這部分電阻消耗的電流。

我們按照器件規(guī)格書來設(shè)計(jì)半導(dǎo)體電路，基本上每條半導(dǎo)體通路的導(dǎo)通電壓、電路電阻等詳細(xì)的參數(shù)都已規(guī)定；整體傳導(dǎo)率也可能隨著器件不同的功能狀態(tài)而改變,而處于全導(dǎo)通、半導(dǎo)通和不導(dǎo)通的狀態(tài).

在DC參數(shù)測試中歐姆定律用于計(jì)算所測試的電阻值，驗(yàn)證或調(diào)試DＣ測試時(shí)，我們可以將待測的電路看作電阻來排除可能存在的缺陷，通過驅(qū)動(dòng)和測量得到的電壓和電流值可以計(jì)算出這個(gè)假設(shè)電阻的阻抗。

ＰaｒamｅtｅrDescｒｉptioｎＴesｔＣoｎｄｉtｉonsＭｉnMaxＵniｔVOLOutｐutLowVoltageVDD=Mｉn，IＯＬ=8。0mＡ

０。4Ｖ

我們可以用VOL這個(gè)參數(shù)來舉例說明:ＶOL=0．4V，IOL＝8．0ｍＡ，這個(gè)參數(shù)陳述了輸出門電路驅(qū)動(dòng)邏輯0時(shí)在輸出8mA電流情況下其上的電壓不能高于0.4V這樣一個(gè)規(guī)則。了解了這個(gè)信息，我們可以通過歐姆定律去計(jì)算器件管腳上擁有的輸出電阻，看它是否滿足設(shè)計(jì)要求。通過定律公式R=V/I我們可以知道,器件設(shè)計(jì)時(shí)，其輸出電阻不能高于50ohm,但是我們在規(guī)格書上看不到“輸出電阻"字樣，取而代之的是VＯＬ和ＩOＬ這些信息。

注:很多情況下我們可以用電阻代替待測器件去驗(yàn)證整個(gè)測試相關(guān)環(huán)節(jié)的正確性，它能排除DUＴ以外的錯(cuò)誤，如程序的錯(cuò)誤或負(fù)載板的問題,是非常有效的調(diào)試手段。第四章.ＤC參數(shù)測試（4)-VOH/IOH

ＶOH/IOH

VOH指器件輸出邏輯1時(shí)輸出管腳上需要保證的最低電壓（輸出電平的最小值)；IOH指器件輸出邏輯１時(shí)輸出管腳上的負(fù)載電流（為拉電流)。下表是256x4靜態(tài)RAＭ的ＶOH／IOＨ參數(shù)說明:

ParａmeterDescriｐtｉoｎＴestCｏndｉtionｓMinＭaxUnitＶＯＨOｕtpuｔHiｇhVoltａgeＶDD=4.７5V，IOH=－５.2mA２.４

V測試目的

VＯH／IOH測試實(shí)際上測量的是輸出管腳在輸出邏輯1時(shí)的電阻，此測試確保輸出阻抗?jié)M足設(shè)計(jì)要求，并保證在嚴(yán)格的VOＨ條件下提供所定義的IOH電流。

測試方法

VOH/IOＨ測試可以通過靜態(tài)或動(dòng)態(tài)方式實(shí)現(xiàn),這里我們先說說靜態(tài)方法。如圖4-3，靜態(tài)測試時(shí),器件的所有輸出管腳被預(yù)置到輸出邏輯1狀態(tài)，測試機(jī)的PＭＵ單元通過內(nèi)部繼電器的切換連接到待測的輸出管腳，接著驅(qū)動(dòng)（拉出）IＯH電流，測量此時(shí)管腳上的電壓值并與定義的VＯH相比較，如果測量值低于VOＨ，則判不合格。對于單個(gè)PＭU的測試機(jī)來說,這個(gè)過程不斷地被重復(fù)直到所有的輸出管腳都經(jīng)過測試,而ＰPPＭU結(jié)構(gòu)的測試機(jī)則可以一次完成。注：1）使用VDDmin作為此測試最差情形;

２）ＩＯH是拉出的電流，對測試機(jī)來說它是負(fù)電流;

3)測試時(shí)需要設(shè)置電壓鉗制.

圖4—3．VOH測試

阻抗計(jì)算

ＶOH測試檢驗(yàn)了器件當(dāng)輸出邏輯1時(shí)輸出管腳輸送電流的能力，另一種檢驗(yàn)這種能力的途徑則是測量邏輯1狀態(tài)時(shí)輸出端口的阻抗。如圖４-４,施加在等效電路中電阻上的壓降為Ｅ＝4．７5-2。4=2.３５Ｖ,I＝5.2mA，則R=Ｅ/I=4５２ohm,那么此輸出端口的阻抗低于452oｈm時(shí)，器件合格。在調(diào)試、分析過程中將管腳電路合理替換為等效電路可以幫助我們簡化思路,是個(gè)不錯(cuò)的方法.

圖4-4.等效電路

故障尋找

開始ＴrｏｕbleＳhoｏting前，打開dataｌoger紀(jì)錄測量結(jié)果,如果待測器件有自己的標(biāo)準(zhǔn)，測試并紀(jì)錄測量結(jié)果后，所得結(jié)果不外乎以下三種情況:

１.

VＯH電壓正常,測試通過；

2。

在正確輸出邏輯1條件下,VOH電壓測量值低于最小限定，測試不通過;

3．

在錯(cuò)誤的輸出條件下，如邏輯0,VＯH電壓測量值遠(yuǎn)低于最小限定，測試不通過。這種情況下,測試機(jī)依然試圖驅(qū)動(dòng)反向電流到輸出管腳,而管腳因?yàn)闋顟B(tài)不對會(huì)表現(xiàn)出很高的阻抗，這樣會(huì)在PMU上引起一個(gè)負(fù)壓,這時(shí)保護(hù)二極管會(huì)起作用，將電壓限制在－0。7V左右。

當(dāng)故障（failure）發(fā)生時(shí)，我們需要觀察dataloｇ中的電壓測量值以確定故障類型，是上述的第2種情況？還是第3種？

Ｄatａloｇｏｆ:

VOH/IOＨ

Ｓｅｒiａｌ／SｔaｔｉｃtｅstuｓinｇtheＰMＵ

Pin

Force/rng

Meas/ｒng

Min

Ｍａx

Resulｔ

ＰIＮ1

-5。２mＡ/1０ｍA

4.30V／8V

2.40V

PAＳS

PIN２

－2.0mＡ／1０ｍＡ

２.34Ｖ/８V

2.40V

FAIL

PIN3

—5.2mA／10mA

3。９6V/８Ｖ

2．40V

PASS

PIＮ4

—5．２mA/10mA

3．9５V／8V

2．40Ｖ

PASＳ

PIN5

-8。0mA/10mA

３.85V/８V

２。40Ｖ

ＰASS

PIN6

-８。0mA/1０ｍＡ

—．７82V/8V

2。40V

FＡIＬ

如果只是測量值低于最小限定，則很可能是器件自身的缺陷，如上面datalog中ｐin2的失效,從中我們可以看到測試發(fā)生時(shí)預(yù)處理成功實(shí)現(xiàn),器件處于正確的邏輯狀態(tài),而輸出端的阻抗很大。這有可能是測試硬件上的阻抗附加到了其中，因此對測試機(jī)及測試配件的校驗(yàn)工作就顯得很重要了。故障也可能是因?yàn)槠骷]有正確地進(jìn)行預(yù)處理而導(dǎo)致邏輯狀態(tài)不對引起的,上面datalｏg中ｐｉn６的失效就是這種情況。在進(jìn)行DC測試之前，應(yīng)該保證進(jìn)行預(yù)處理的向量正確無誤,這就要將預(yù)處理工作當(dāng)作一項(xiàng)功能測試來進(jìn)行.在測試流程中，代表預(yù)處理功能的測試項(xiàng)應(yīng)該放到相應(yīng)的DC測試項(xiàng)之前。只有它通過了保證了預(yù)處理已經(jīng)正確實(shí)施,我們才去做DC測量;否則我們就要花時(shí)間去解決預(yù)處理功能的測試問題.只有輸出被設(shè)定為正確地狀態(tài)，VOH/IOH測試才有意義。

VOL/IOL

ＶOＬ指器件輸出邏輯0時(shí)輸出管腳上需要壓制的最高電壓(輸出電平的最大值）；ＩOL指器件輸出邏輯０時(shí)輸出管腳上的負(fù)載電流（為灌電流).下表是25６x4靜態(tài)ＲＡM的VOL/IOL參數(shù)說明:

ParａmeｔeｒDescｒiｐｔioｎTestConditioｎsMｉnMａｘUnitVOＬOutputＬowVoltageVDD=４。75V，IOL=8.0mA

0。4V

測試目的

VOL/ＩOＬ測試實(shí)際上測量的是輸出管腳在輸出邏輯0時(shí)的電阻，此測試確保輸出阻抗?jié)M足設(shè)計(jì)要求，并保證在嚴(yán)格的VOL條件下吸收所定義的IOＬ電流.換句話說，器件的輸出管腳必須吃進(jìn)規(guī)格書定義的最小電流而保持正確的邏輯狀態(tài).

測試方法

與ＶOH／ＩOH一樣，VOL／IＯL測試也可以通過靜態(tài)或動(dòng)態(tài)方式實(shí)現(xiàn)，這里我們還是先說說靜態(tài)方法。如圖4-5，靜態(tài)測試時(shí),器件的所有輸出管腳被預(yù)置到輸出邏輯０狀態(tài)，測試機(jī)的PＭＵ單元通過內(nèi)部繼電器的切換連接到待測的輸出管腳，接著驅(qū)動(dòng)（灌入）IOL電流，測量此時(shí)管腳上的電壓值并與定義的VOL相比較，如果測量值高于VOＬ，則判不合格。對于單個(gè)PMＵ的測試機(jī)來說，這個(gè)過程不斷地被重復(fù)直到所有的輸出管腳都經(jīng)過測試,而PPＰMU結(jié)構(gòu)的測試機(jī)則可以一次完成。注:1)使用VDDｍin作為此測試最差情形；

2)IOL是灌入的電流，對測試機(jī)來說它是正電流;

3）測試時(shí)需要設(shè)置電壓鉗制。

圖4-5.ＶOL測試

阻抗計(jì)算

VOL測試檢驗(yàn)了器件當(dāng)輸出邏輯0時(shí)輸出管腳吸收電流的能力,另一種檢驗(yàn)這種能力的途徑則是測量邏輯0狀態(tài)時(shí)輸出端口的阻抗.如圖4-6,施加在等效電路中電阻上的壓降為E＝ＶOL—VSS＝0.4V，I＝8mＡ，則R＝E/I＝50ｏｈm,那么此輸出端口的阻抗低于50oｈm時(shí)，器件合格。

圖4—６。等效電路

故障尋找

開始TrouｂlｅShｏoｔing前，打開datalｏger紀(jì)錄測量結(jié)果,如果待測器件有自己的標(biāo)準(zhǔn),測試并紀(jì)錄測量結(jié)果后，所得結(jié)果不外乎以下三種情況：

1。

VOＬ電壓正常，測試通過;

２。

在正確輸出邏輯0條件下，VOL電壓測量值高于最大限定，測試不通過；

3.

在錯(cuò)誤的輸出條件下,如邏輯1,VＯL電壓測量值遠(yuǎn)高于最大限定，測試不通過。

這種情況下，dataｌog中將顯示程序中設(shè)定的鉗制電壓值.

當(dāng)故障（faｉｌure）發(fā)生時(shí)，我們需要觀察datalog中的電壓測量值以確定故障類型，是上述的第２種情況？還是第3種？Ｄａｔaloｇof：

ＶOL/IOＬSerial/Ｓtａt(yī)ｉctestusｉnｇtｈePMＵ

Ｐiｎ

Foｒｃｅ/ｒng

Ｍeａs／ｒｎg

Min

Mａx

Ｒesuｌt

PIN1

12.0ｍA／20ｍＡ

１30mV/8V

400mV

PASS

ＰIN2

12．０ｍA/2０ｍA

421mV／8V

４０0ｍV

FＡIL

ＰＩN３

4.0mA/10mA

１25mV／8V

400ｍV

ＰAＳS

ＰIN４

4.０ｍA/10mA

90mV／8Ｖ

400mV

PASS

PIN5

8。0mＡ／10mA

2０5mV／８V

40０mV

PASS

ＰIＮ6

８．0mA/10ｍA

5．5２V/8Ｖ

40０mV

FAＩL

如果只是測量值高于最大限定，則很可能是器件自身的缺陷，如上面ｄａt(yī)aｌoｇ中pin2的失效,從中我們可以看到測試發(fā)生時(shí)預(yù)處理成功實(shí)現(xiàn)，器件處于正確的邏輯狀態(tài)，而輸出端的阻抗稍大。這有可能是測試硬件上的阻抗附加到了其中，因此對測試機(jī)及測試配件的校驗(yàn)工作就顯得很重要了。故障也可能是因?yàn)槠骷]有正確地進(jìn)行預(yù)處理而導(dǎo)致邏輯狀態(tài)不對引起的,上面datａlog中pｉn6的失效就是這種情況。在進(jìn)行DC測試之前，應(yīng)該保證進(jìn)行預(yù)處理的向量正確無誤,這就要將預(yù)處理工作當(dāng)作一項(xiàng)功能測試來進(jìn)行。在測試流程中,代表預(yù)處理功能的測試項(xiàng)應(yīng)該放到相應(yīng)的DＣ測試項(xiàng)之前。只有它通過了保證了預(yù)處理已經(jīng)正確實(shí)施，我們才去做ＤC測量;否則我們就要花時(shí)間去解決預(yù)處理功能的測試問題。同樣，只有輸出被設(shè)定為正確地狀態(tài)，VOL/IOＬ測試才有意.第四章．DC參數(shù)測試（7）—SｔａｔiｃIDＤ

靜態(tài)指器件處于非活動(dòng)狀態(tài)，IDD靜態(tài)電流就是指器件靜態(tài)時(shí)Draｉn到GNＤ消耗的漏電流。靜態(tài)電流的測試目的是確保器件低功耗狀態(tài)下的電流消耗在規(guī)格書定義的范圍內(nèi),對于依靠電池供電的便攜式產(chǎn)品的器件來說，此項(xiàng)測試格外重要。下表是一個(gè)靜態(tài)電流參數(shù)的例子：PａraｍeterDesｃriptionTｅstConditionsＭinMaxUniｔｓIDDStatiｃPowｅｒＳuｐｐlyCurrentVDD=５．25ＶInput=VDDＩｏut＝0

+２2uA

測試方法

靜態(tài)IDD也是測量流入VDＤ管腳的總電流,與ＧrossIDD不同的是,它是在運(yùn)行一定的測試向量將器件預(yù)處理為已知的狀態(tài)后進(jìn)行，典型的測試條件是器件進(jìn)入低功耗狀態(tài)。測試時(shí)，器件保持在低功耗裝態(tài)下，去測量流入ＶDＤ的電流，再將測量值與規(guī)格書中定義的參數(shù)對比，判斷測試通過與否.VIL、VＩH、VDD、向量序列和輸出負(fù)載等條件會(huì)影響測試結(jié)果,這些參數(shù)必須嚴(yán)格按照規(guī)格書的定義去設(shè)置。

設(shè)計(jì)人員應(yīng)該準(zhǔn)備準(zhǔn)確的向量序列以完成對器件的預(yù)處理，將器件帶入低功耗模式，如果向量的效果不理想,則需要進(jìn)一步完善，精準(zhǔn)的預(yù)處理序列是進(jìn)行靜態(tài)IDＤ測試的關(guān)鍵.

測試硬件外圍電路的旁路電容會(huì)影響測試結(jié)果，如果我們期望的IＤＤ電流非常小，比如微安級，在測量電流前增加一點(diǎn)延遲時(shí)間也許會(huì)很有幫助。在一些特殊情況中，甚至需要使用Reｌay在測量電流前將旁路電容斷開以確保測量結(jié)果的精確。

圖４—1０.靜態(tài)電流測試阻抗計(jì)算

靜態(tài)電流測試實(shí)際上測量的也是器件VDD和GND之間的阻抗，當(dāng)VDＤ電壓定義在5．25Ｖ、IDＤ上限定義在22uA,根據(jù)歐姆定律我們能得到可接受的最小阻抗,如圖4-１1，最小的阻抗應(yīng)該是238。636歐姆。

圖4—1１。等效電路故障尋找

靜態(tài)電流測試的故障尋找和ＧrossIDD大同小異，datａｌog中的測試結(jié)果也無非三種：

1．

電流在正常范圍，測試通過;

2.

電流高于上限，測試不通過；

3．

電流低于下限，測試不通過。

Dａt(yī)ａlogof：

SｔaｔiｃIDＤＣurrentｕsinｇｔｈePMUPin

Fｏrｃe／rng

Ｍeａs/rng

Ｍiｎ

Mａx

ResultVＤD１

5．2５Ｖ/1０V

19。20uA／25uA

－１uA

＋22uA

PAＳS

同樣,當(dāng)測試不通過的情況發(fā)生,我們要就要找找非器件的原因了:將器件從socket上拿走，運(yùn)行測試程序空跑一次，測試結(jié)果應(yīng)該為０電流；如果不是,則表明有器件之外的地方消耗了電流,我們就得一步步找出測試硬件上的問題所在并解決它，比如移走Lｏadｂoaｒd再運(yùn)行程序,這樣就可以判斷測試機(jī)是否有問題.我們也可以用精確點(diǎn)的電阻代替器件去驗(yàn)證測試機(jī)的結(jié)果的精確度。

在單顆DUT上重復(fù)測試時(shí)，靜態(tài)電流測試的結(jié)果應(yīng)該保持一致性，且將DＵT拿開再放回重測的結(jié)果也應(yīng)該是一致和穩(wěn)定的.

IＤDSｔatiｃCｕrreｎt

靜態(tài)指器件處于非活動(dòng)狀態(tài)，ＩDD靜態(tài)電流就是指器件靜態(tài)時(shí)Draiｎ到ＧND消耗的漏電流。靜態(tài)電流的測試目的是確保器件低功耗狀態(tài)下的電流消耗在規(guī)格書定義的范圍內(nèi),對于依靠電池供電的便攜式產(chǎn)品的器件來說,此項(xiàng)測試格外重要.下表是一個(gè)靜態(tài)電流參數(shù)的例子：

ＰarａmeterDescriptｉonＴesｔＣｏndｉtiｏnsMｉnＭaxUｎiｔsIDDStaticPｏwｅｒSuppｌyCurrｅnｔＶDD=5.25VＩnｐut=VDDＩｏut=0

+2２uA

測試方法

靜態(tài)IDD也是測量流入VDＤ管腳的總電流,與GｒｏssIDD不同的是,它是在運(yùn)行一定的測試向量將器件預(yù)處理為已知的狀態(tài)后進(jìn)行,典型的測試條件是器件進(jìn)入低功耗狀態(tài)。測試時(shí),器件保持在低功耗裝態(tài)下，去測量流入VDＤ的電流,再將測量值與規(guī)格書中定義的參數(shù)對比，判斷測試通過與否。VIＬ、VIH、ＶDD、向量序列和輸出負(fù)載等條件會(huì)影響測試結(jié)果，這些參數(shù)必須嚴(yán)格按照規(guī)格書的定義去設(shè)置。

設(shè)計(jì)人員應(yīng)該準(zhǔn)備準(zhǔn)確的向量序列以完成對器件的預(yù)處理，將器件帶入低功耗模式,如果向量的效果不理想，則需要進(jìn)一步完善，精準(zhǔn)的預(yù)處理序列是進(jìn)行靜態(tài)ＩＤD測試的關(guān)鍵。

測試硬件外圍電路的旁路電容會(huì)影響測試結(jié)果,如果我們期望的IDD電流非常小，比如微安級,在測量電流前增加一點(diǎn)延遲時(shí)間也許會(huì)很有幫助。在一些特殊情況中,甚至需要使用Reｌaｙ在測量電流前將旁路電容斷開以確保測量結(jié)果的精確。

圖４-10。靜態(tài)電流測試阻抗計(jì)算

靜態(tài)電流測試實(shí)際上測量的也是器件VDＤ和GＮD之間的阻抗，當(dāng)VDD電壓定義在5.２5V、IDD上限定義在22uA,根據(jù)歐姆定律我們能得到可接受的最小阻抗，如圖4-11,最小的阻抗應(yīng)該是2３8．636歐姆。

圖4-１１．等效電路故障尋找

靜態(tài)電流測試的故障尋找和GroｓsIDD大同小異,datalog中的測試結(jié)果也無非三種：

1．

電流在正常范圍,測試通過；

2．

電流高于上限，測試不通過；

3.

電流低于下限，測試不通過。

Ｄaｔａlｏgof:

StaｔiｃIDDＣurrｅnｔusiｎgtｈePMUPin

Ｆｏｒｃｅ/rng

Meａs/rng

Ｍｉn

Ｍaｘ

ResultVDＤ1

5。２5Ｖ／10V

19．２0uA／25uA

－１uA

+22uA

ＰＡSS

同樣,當(dāng)測試不通過的情況發(fā)生，我們要就要找找非器件的原因了：將器件從ｓocket上拿走,運(yùn)行測試程序空跑一次，測試結(jié)果應(yīng)該為0電流;如果不是,則表明有器件之外的地方消耗了電流,我們就得一步步找出測試硬件上的問題所在并解決它,比如移走Loａｄboard再運(yùn)行程序,這樣就可以判斷測試機(jī)是否有問題。我們也可以用精確點(diǎn)的電阻代替器件去驗(yàn)證測試機(jī)的結(jié)果的精確度.

在單顆ＤＵT上重復(fù)測試時(shí)，靜態(tài)電流測試的結(jié)果應(yīng)該保持一致性，且將DUＴ拿開再放回重測的結(jié)果也應(yīng)該是一致和穩(wěn)定的.

第四章.ＤC參數(shù)測試（8）-IDDＱ＆ＤyｎamicIＤD

IDDQ

IDＤQ是指當(dāng)CMOS集成電路中的所有管子都處于靜止?fàn)顟B(tài)時(shí)的電源總電流。IＤDQ測試目的是測量邏輯狀態(tài)驗(yàn)證時(shí)的靜止（穩(wěn)定不變）的電流，并與標(biāo)準(zhǔn)靜態(tài)電流相比較以提升測試覆蓋率。

IDDQ測試運(yùn)行一組靜態(tài)ＩＤＤ測試的功能序列,在功能序列內(nèi)部的各個(gè)獨(dú)立的斷點(diǎn),進(jìn)行6-１2次獨(dú)立的電流測量.測試序列的目標(biāo)是,在每個(gè)斷點(diǎn)驗(yàn)證驗(yàn)證總的IDＤ電流時(shí)，盡可能多地將內(nèi)部邏輯門進(jìn)行開-關(guān)的切換。

IＤDＱ測試能直接發(fā)現(xiàn)器件電路核心是否存在其他方法無法檢測出的較小的損傷。

IＤDＤyｎaｍicCurreｎｔ

動(dòng)態(tài)指器件處于活動(dòng)狀態(tài)，IＤD動(dòng)態(tài)電流就是指器件活動(dòng)狀態(tài)時(shí)Drain到GND消耗的電流.動(dòng)態(tài)電流的測試目的是確保器件工作狀態(tài)下的電流消耗在規(guī)格書定義的范圍內(nèi)，對于依靠電池供電的便攜式產(chǎn)品的器件來說，此項(xiàng)測試也是很重要的。下表是一個(gè)動(dòng)態(tài)電流參數(shù)的例子:

ParaｍｅｔｅrDesｃrｉptｉonTｅstConditiｏnsMinMaxUnｉtｓIDDDynamicPｏｗeｒSｕpplyCuｒrentVDD=5。２5Ｖ

f＝fＭAX＝66MＨz

１8mＡ

測試方法

動(dòng)態(tài)IDD也是測量流入VＤD管腳的總電流，通常由PＭU或DPS在器件于最高工作頻率下運(yùn)行一段連續(xù)的測試向量時(shí)實(shí)施，測量結(jié)果與規(guī)格書中定義的參數(shù)對比,判斷測試通過與否。與靜態(tài)ＩDD測試相似，VIＬ、ＶＩH、ＶDD、向量序列和輸出負(fù)載等條件會(huì)影響測試結(jié)果,這些參數(shù)必須嚴(yán)格按照規(guī)格書的定義去設(shè)置。

一些測試系統(tǒng)擁有使用ＤPS測量電流的能力，但是硬件所提供的精度限制了其對低電流測試的可靠度.如果ＤPＳ測量電流的精確度不足以勝任我們對精度的要求，我們就需要使用PMＵ來獲取更高精度,代價(jià)是測試時(shí)間的增加.

設(shè)計(jì)人員應(yīng)該準(zhǔn)備準(zhǔn)確的向量序列以完成對器件的預(yù)處理，將器件帶入最高功耗的工作模式，如果向量的效果不理想，則需要進(jìn)一步完善，精準(zhǔn)的預(yù)處理序列也是進(jìn)行動(dòng)態(tài)IDD測試的關(guān)鍵,測試硬件外圍電路的旁路電容也會(huì)影響測試結(jié)果.如圖４-12。

圖4—１2。動(dòng)態(tài)電流測試阻抗計(jì)算

動(dòng)態(tài)電流測試實(shí)際上測量的是器件全速運(yùn)行時(shí)VDD和ＧNＤ之間的阻抗,當(dāng)ＶDD電壓定義在5.25V、IDD上限定義在18mA，根據(jù)歐姆定律我們能得到可接受的最小阻抗,如圖4-13，最小的阻抗應(yīng)該是292歐姆。

圖４－13。等效電路故障尋找

動(dòng)態(tài)電流測試的故障尋找和GrｏssIDD也是大同小異，daｔａｌoｇ中的測試結(jié)果也無非三種：

1．

電流在正常范圍，測試通過;

2。

電流高于上限，測試不通過；

3。

電流低于下限,測試不通過.

Datalogｏｆ：

DyｎaｍiｃIＤDCurｒeｎtｕsiｎｇｔheDPＳPin

Foｒce/rng

Meaｓ／ｒng

Ｍin

Ｍax

RｅsultDPS1

5.25v/1０ｖ

12.4ｍａ/２５mａ

-１ｍa

+18ma

PASS

同樣，當(dāng)測試不通過的情況發(fā)生，我們要就要找找非器件的原因了:將器件從ｓoｃkｅt上拿走,運(yùn)行測試程序空跑一次，和GrossIDＤ及靜態(tài)IDD一樣,測試結(jié)果應(yīng)該為0電流；如果不是,則表明有器件之外的地方消耗了電流，我們就得一步步找出測試硬件上的問題所在并解決它，比如移走Loadｂｏarｄ再運(yùn)行程序,這樣就可以判斷測試機(jī)是否有問題.我們也可以用精確點(diǎn)的電阻代替器件去驗(yàn)證測試機(jī)的結(jié)果的精確度.

測試動(dòng)態(tài)IDD時(shí),PMＵ上的時(shí)間延遲應(yīng)該被考慮到，這需要我們做一些試驗(yàn)性的工作以確定這些因素。在一些特殊情況中，甚至需要使用Relay在測量電流前將旁路電容斷開以確保測量結(jié)果的精確。在單顆ＤＵＴ上重復(fù)測試時(shí)，動(dòng)態(tài)電流測試的結(jié)果也應(yīng)該保持一致性，且將DUT拿開再放回重測的結(jié)果也應(yīng)該是一致和穩(wěn)定的。第四章．DC參數(shù)測試(9）—ＩIＬ/IIHTＥA1708用于X電容的自動(dòng)放電IC

具有自動(dòng)放電功能

集成有500伏鉗位電路

電源浪涌期間保護(hù)IC

支持用大容量X電容器

更簡便的應(yīng)用設(shè)計(jì)入電流（IＩL／ＩIH）測試

IIＬ是驅(qū)動(dòng)低電平（L）時(shí)的輸入(Ｉ)電流（I），IIH則是驅(qū)動(dòng)高電平（Ｈ）時(shí)的輸入（I）電流(I）。下表是２56x4靜態(tài)RＡＭ的ＩIL/IIH參數(shù)說明：ＰaramｅｔerＤescｒiｐtioｎTｅstCｏnｄｉtiｏｎｓＭｉｎMaｘUｎｉtsIIL,IIHInputLoａdCｕrrenｔVＤD=5．25VVsｓ≤Ｖin≤VＤD-1010uA測試目的

IIL測試測量的是輸入管腳到到ＶDD的阻抗，IIH測量的則是輸入管腳到ＶＳＳ的阻抗。此項(xiàng)測試確保輸入阻抗?jié)M足參數(shù)設(shè)計(jì)要求，并保證輸入端不會(huì)吸收高于器件規(guī)格書定義的IIＬ/IIH電流。另外，這也是驗(yàn)證和發(fā)現(xiàn)COMS工藝制程中是否存在問題的好方法。IIL/IIH測試方法有不少,下面一一表述。

串行（靜態(tài)）測試法

進(jìn)行IＩL測試時(shí)，首先電源端施加ＶDＤｍaｘ，所有的輸入管腳通過ＰinDｒiver施加VIＨ預(yù)處理為邏輯1狀態(tài)；接著通過切換將DC測量裝置（如ＰＭU)連接到待測的管腳，驅(qū)動(dòng)低電平輸入，測量其電流并與期間規(guī)格書中定義的IIL邊界進(jìn)行比較；完成后再切換到下一個(gè)待測引腳。這個(gè)過程不斷重復(fù)知道所有的輸入管腳均完成測試。

圖4—14.串行/靜態(tài)測試(IIL）與之類似，進(jìn)行IIH測試時(shí),首先電源端施加VDDmax，所有的輸入管腳通過PｉnDｒivｅr施加VIL預(yù)處理為邏輯0狀態(tài);接著通過切換將PＭU連接到待測的管腳,驅(qū)動(dòng)高電平輸入，測量其電流并與期間規(guī)格書中定義的IIH邊界進(jìn)行比較;完成后再切換到下一個(gè)待測引腳。這個(gè)過程不斷重復(fù)知道所有的輸入管腳均完成測試。與ＩIL不同之處在于，IIH測試要求電壓鉗制,測試時(shí)要確認(rèn)ＶDＤ、Viｎ及IIＬ／IＩHlimit等的設(shè)置正確。

圖4－１5．串行／靜態(tài)測試（IIH)

在對某個(gè)管腳進(jìn)行測試時(shí),IIL測試和IIH

測試是交替而獨(dú)立進(jìn)行的，先驅(qū)動(dòng)低電平測量電流，再驅(qū)動(dòng)高電平測量電流,然后管腳在下一個(gè)管腳測試前恢復(fù)為最初的狀態(tài)。?

串行靜態(tài)測試的優(yōu)點(diǎn)在于，可以單獨(dú)地每一個(gè)管腳上的電流;另外,因?yàn)楸粶y的管腳與其它輸入管腳接受的電平不一樣,故管腳與管腳之間的漏電流路徑都會(huì)顯現(xiàn)。缺點(diǎn)也是有的，那就是測試時(shí)間的增加。?

注意，對于一些類型的DＵT,將所有輸入設(shè)置為低或者高也許會(huì)引起一些問題,如將器件帶入未知狀態(tài)，這需要事先對待測器件的功能真值表進(jìn)行確認(rèn)。還要注意的是,其他雙向IO管腳在進(jìn)行IIL／ＩIH測試時(shí)可能會(huì)意外打開,如果這些引腳由測試機(jī)驅(qū)動(dòng),高的ＩＤD電流可能引起DUT內(nèi)部供電電壓低于輸入測試電壓，以便輸入保護(hù)裝置吸收多出的電流；如果DUT是ＣMOS工藝，就算這些雙向ＩＯ管腳處于懸空狀態(tài),依然有高電流產(chǎn)生的可能。解決方法是，在這些管腳上加上輸出負(fù)載,把它們固定成邏輯1或邏輯0電平,這樣即使它們打開了,電流也被負(fù)載電路給限制了.

阻抗計(jì)算

當(dāng)管腳上施加的是ＶDD電平，IＩL/IＩH測試實(shí)際上測量的是此管腳到VSS的阻抗；相反,當(dāng)管腳上施加的是VSS電平，ＩＩＬ/IＩH測試實(shí)際上測量的則是此管腳到VDD的阻抗。通過施加電壓測量電流，我們可以根據(jù)歐姆定律計(jì)算出其輸入阻抗。器件的規(guī)格書定義了輸入管腳施加VDＤmaｘ電壓下允許流入管腳的最大電流,從中我們可以得出器件必需具備的最小輸入阻抗。如圖4—１６情況下，輸入阻抗必須大于５25Ｋｏｈm測試才會(huì)通過。

?

圖4—１6。IIL/IIH阻抗計(jì)算

并行測試法

有些測試系統(tǒng)擁有pｅrpinＰMU的架構(gòu)，這允許它進(jìn)行并行的漏電流測試。所謂并行就是所有的輸入管腳同時(shí)而獨(dú)立地施加電壓并進(jìn)行電流測量——驅(qū)動(dòng)邏輯１到所有的輸入管腳，同時(shí)測量它們的電流;接著驅(qū)動(dòng)邏輯0到所有的輸入管腳,再去測量它們的電流。測量的結(jié)果與程序中設(shè)定的邊界相比較以判斷器件通過與否。

并行漏電流測試的優(yōu)點(diǎn)在于其速度快,所有的待測管腳同一時(shí)間測試完畢，節(jié)省了大量測試時(shí)間。缺點(diǎn)有二，一是因?yàn)樗泄苣_同時(shí)施加相同的電平,管腳間的漏電流難以發(fā)現(xiàn)；二是要求測試機(jī)擁有peｒｐｉnPＭU結(jié)構(gòu)，增加了硬件成本。?

圖4-17.并行測試（IIL/IIH）

集體測試法

部分測試系統(tǒng)能夠進(jìn)行集體漏電流測試（群測），就是單個(gè)的PMU連接到所有的輸入管腳，在同一時(shí)間測量整體的電流：驅(qū)動(dòng)所有輸入管腳到邏輯1點(diǎn)平，測量總電流；再驅(qū)動(dòng)所有輸入管腳到邏輯0點(diǎn)平，測量總電流。測量的結(jié)果與程序中設(shè)定的邊界相比較以判斷器件通過與否。

集體測試法的電流邊界是基于器件規(guī)格書中的單獨(dú)管腳的限定而設(shè)置的，如求和。如果實(shí)際測量的電流值，則我們通常需要按照前面介紹的串行/靜態(tài)測試法對每個(gè)管腳進(jìn)行獨(dú)立的測試。群測法對CＯMS器件的測試效果較好，因?yàn)镃ＯMS器件的輸入阻抗較高，通常我們測得的都是0電流，如果有異常,表現(xiàn)很明顯。部分情況下不能使用群測法,如有特定低阻抗的輸入管腳，外接上拉、下拉等情況，它們消耗的電流必然較大。

群測法的優(yōu)點(diǎn)自不必說，能在短時(shí)間內(nèi)迅速地進(jìn)行漏電流的測試而不必強(qiáng)調(diào)ｐerpｉnPMU結(jié)構(gòu)，算是融合了串行和并行各自的優(yōu)點(diǎn)；但是有缺點(diǎn)也是必然的：測試對象有限，只能運(yùn)用于高輸入阻抗的器件；單獨(dú)管腳的漏電流無法知道；出現(xiàn)ｆａil的情況必須用串行/靜態(tài)測試法重新測試.

?

圖４-１8.集體測試（IIＬ/IIＨ）

故障尋找

打開dataｌoggeｒ觀察測量結(jié)果,測試某個(gè)器件后，其測試結(jié)果不外乎以下三種情況:?

１.

電流在正常范圍，測試通過；?

2。

電流高于上限或低于下限，測試不通過，但是電流在邊界附近或在機(jī)臺(tái)量程之內(nèi)，偏差較??；?

3。

電流高于上限或低于下限，測試不通過，且電流不在邊界附近或在機(jī)臺(tái)量程之外，偏差較大.

當(dāng)測試不通過的情況發(fā)生，我們首先要找找非器件的原因:將器件從sｏcket上拿走,運(yùn)行測試程序空跑一次，測試結(jié)果應(yīng)該為0電流;如果不是，則表明有器件之外的地方消耗了電流，我們就得一步步找出測試硬件上的問題所在并解決它，這和我們之前介紹的電流類測試是一致的.?

Dａt(yī)aloｇof：

ＩＩL/IIＨ

Serｉaｌ/StaticteｓtusinｇthePMU

Pin

Force/rng

Meas/rng

Min

Ｍａx

Result

PIN1

５.250V/８V

1.0ｎa/2０uA

—1０．０uＡ

10。0uA

PASS?

PIＮ１

0．000V/8V

０．0na／2０uＡ

—10.0ｕA

10.０uＡ

PASS?

ＰIN2

5。250V/8V

20.4ｕa／20ｕＡ

-１０。0ｕA

10。0uA

FAIL?

PIＮ2

0.0００V/8V

0.０na/2０uA

—1０。０uA

１０。0uＡ

PASＳ?

PIN３

５。250V８Ｖ

1．0na/２０uA

—１0。0ｕＡ

10。0ｕＡ

PＡSS

PIＮ３

0。000V／8V

-1．0na/2０uＡ

－10.0uA

１0.０ｕＡ

PASS

ＰｉN4

5．250Ｖ/8Ｖ

１．0ｎa／20uA

—10。0ｕＡ

10.０uA

PＡSＳ

PIN4

0。０00Ｖ／8V-1８。6ua/20uＡ

—10。0ｕA

1０。0uＡ

FAIL

上面的dａt(yī)alog顯示pin４的測量值偏離了邊界，但是還在測量范圍之內(nèi)(<20ｕＡ）,這是情況2的情形，這可能是器件本身的缺陷引起，也有可能由晶圓制造過程中的異變或靜電對管腳的傷害造成。從datａlｏg中我們可以看出，這是器件內(nèi)管腳到VDD端的通路出了問題導(dǎo)致了漏電流——給管腳施加GNＤ電平時(shí)有電流從VDD端經(jīng)器件流往PMU，引起負(fù)電流。需要的話可以通過電阻代替法校驗(yàn)PMU的準(zhǔn)確度以保證測量的精度。

而ｐin2的測量值則屬于情況3的情形，實(shí)際測量值超出了量程,PMU設(shè)置了自我保護(hù),給出了接近滿量程的測量值，這種情形基本可以確定器件存在一系列的重大缺陷。從ｄatalog中可以看出這是管腳到VSS端的問題引起的漏電流—-給管腳施加VＤD電平有正向電流從PＭＵ經(jīng)器件流往VSS端。DC參數(shù)測試（10)－ReｓｉsｔiｖeＩnput(阻抗輸入)&OutputFａnoｕt（輸出扇出）

ＪN5１6８全新小尺寸無線微控制器

可支持多個(gè)網(wǎng)絡(luò)堆棧

最佳低功耗睡眠模式

可連接其他外部閃存

提供極低的發(fā)送功耗

均采用２56kB的閃存

輸入結(jié)構(gòu)－高阻／上拉/下拉

一些特定類型的輸入管腳會(huì)有上拉、下拉或其他的阻抗性關(guān)聯(lián)電路，器件的規(guī)格書中可能會(huì)定義其電流的范圍,例如80pA到120ｕA,此范圍表明設(shè)計(jì)人員對這個(gè)管腳在規(guī)格書中規(guī)定的條件下的電流值期望在1０0uA左右。既然每個(gè)管腳可能吸收的電流不盡相同，那么就要對他們進(jìn)行獨(dú)立測試,集中測試法就不能在這里使用了，推薦的是并行測試法，有效而迅速.阻抗性輸入也可能影響器件的IDD電流，這取決于每個(gè)輸入管腳上施加的電平。

圖4—19。CＭＯS電路輸入類型

輸出扇出

扇出指的是器件單個(gè)的輸出管腳驅(qū)動(dòng)(或控制）下游與之連接的多個(gè)輸入管腳的能力，其根本還是輸出電壓和電流的參數(shù)。

前面我們單獨(dú)地說了些輸入和輸出的一些參數(shù),如IIＬ／IIH、ＶOＬ/IOL、ＶＯＨ/IOＨ,現(xiàn)在我們來看看應(yīng)用電路的設(shè)計(jì)工程師如何使用這些參數(shù)。圖４－2０顯示了器件輸入和輸出各項(xiàng)參數(shù)的關(guān)系.在大多數(shù)的應(yīng)用中,各種各樣的芯片通過直接的互聯(lián)完成相互間的通信,這意味著器件的某個(gè)輸出管腳將會(huì)連接到一個(gè)或幾個(gè)其他器件的一個(gè)或多個(gè)輸入管腳。

圖4-2０.輸入與輸出的參數(shù)關(guān)系

需要將一系列的器件運(yùn)用于同一個(gè)系統(tǒng)的應(yīng)用工程師需要知道每個(gè)輸入管腳的電壓和電流要求以及每個(gè)輸出管腳的電壓和電流驅(qū)動(dòng)能力，這些信息在器件的規(guī)格書中會(huì)定義，我們測試程序要做的就是提供合適的測試條件，測試器件以保證滿足這些已經(jīng)公布的參數(shù)的要求。下面是規(guī)格書的例子:

PaｒaｍeteｒDescriptioｎTestCｏnｄitionsＭinＭaxUｎiｔsＶOＨOｕtpuｔHIGHＶｏｌtageVCＣ=4.７5V,

IOＨ=—2.6ｍA2.4

VＶＯＬOuｔpｕtＬＯWVoltagｅVCC＝４.7５V,

ＩOＬ=24．0ｍＡ

0.4VＩILＩｎputLowLｏａdCurrentVin＝0．4V-8００

μAIＩHInputHighＬｏadCuｒｒeｎtVｉｎ＝２。4V

1５０μA

注意：ＴTＬ和CMOS電路的扇出是不同的，多數(shù)CMOＳ電路擁有高阻抗的輸入結(jié)構(gòu)，其扇出實(shí)際上是不受限制的，換句話說，只要時(shí)間上足夠，一個(gè)CＭOS的輸出能驅(qū)動(dòng)任意多的ＣMOS的輸入。CMOS的輸入如同電容，越多的輸入連到一起,電容值越大。驅(qū)動(dòng)這個(gè)大“電容”的前端的輸出就需要足夠的時(shí)間對其進(jìn)行沖放電——邏輯0到１的轉(zhuǎn)換時(shí)，充電將電平拉高至ＶIＨ；１到0的轉(zhuǎn)換時(shí)，則放電將電平拉低至ＶＩL。同樣,在測試時(shí)器件的輸出要克服測試系統(tǒng)輸入通道上的寄生電容.

呵呵，最后我們來做個(gè)測驗(yàn):結(jié)合圖4—2０和規(guī)格書中的參數(shù),朋友們算一下，當(dāng)輸出端驅(qū)動(dòng)低電平時(shí)，它能驅(qū)動(dòng)多少輸入管腳？驅(qū)動(dòng)高電平時(shí),它又能驅(qū)動(dòng)多少管腳?在應(yīng)用上,我們能為此輸出端最多連接多少輸入管腳？第四章．ＤC參數(shù)測試（12）—IＯSｔesｔ

輸出短路電流（oｕtputsｈortｃircuitcｕrrｅｎt)

輸出短路電流（IOS）,顧名思義,就是輸出端口處于短路狀態(tài)時(shí)的電流。下面是一款器件的規(guī)格書中關(guān)于IOS的部分:

PａrametｅrDeｓcriptｉｏnTeｓtＣｏndｉtｉonsMin

MaxＵnｉｔsIOＳOutpuｔＳhoｒｔCircuitCurrentVｏut=0VＶDＤ=５。2５Ｖ*Shortｏnly1ouｔputatatｉmefornolongｅrthan1secoｎｄ-85－30mＡ

測試目的

IOS測試測量的是，器件的輸出管腳輸出邏輯１而又有0V電平施加在上面的時(shí)候,輸出管腳的阻抗.此項(xiàng)測試確保當(dāng)器件工作在惡劣負(fù)載條件下其輸出阻抗依然能滿足設(shè)計(jì)要求，并且在輸出短路條件下其電流能夠控制在預(yù)先定義的范圍內(nèi).這個(gè)電流表征器件管腳給一個(gè)容性負(fù)載充電時(shí)可提供的最大電流，并且此電流值可用于計(jì)算輸出信號的上升時(shí)間。

測試方法

測試ＩＯS，以VDDmａx作為器件的VDD電壓。首先對芯片進(jìn)行預(yù)處理，使其待測的管腳均輸出邏輯１。然后由DＣ測試單元（如PMU）施加０Ｖ電壓到其中的某根單獨(dú)的輸出管腳,接著測量電流并將測量值與器件的規(guī)格書相比較，這一過程不斷重復(fù)直到所有待測管腳測試完畢。器件規(guī)格書通常會(huì)標(biāo)識(shí)管腳允許短路的最大時(shí)間以防止器件過熱損毀，具體內(nèi)容,注意規(guī)格書中相關(guān)環(huán)節(jié)中“＊”、“Ｎotes”、“MaｘiｍｕｍＲatingｓ"等字樣所給出的信息。

圖４-２3.ＩＯS測試避免熱切換

ＩOS測試要求細(xì)致的程序規(guī)劃以避免惹切換.前面說過，器件輸出被預(yù)處理為邏輯1，器件輸出的電壓將在VOＨ和VDD之間。一旦PMU驅(qū)動(dòng)0Ｖ電壓然后再短接到器件輸出上，因?yàn)榇嬖陔妷翰?高電流將隨之產(chǎn)生,熱切換的問題也就隨之而來。

正確的操作方法是,先設(shè)定PMU為電壓測量模式，保持0電流，然后連接到待測的輸出管腳，測量器件的VOH電壓并記錄。接著斷開連接,設(shè)定PＭU驅(qū)動(dòng)輸出剛才測量到的VOH電壓。這樣PMＵ與DＵT輸出端的電壓就一樣了，就可以安全地連接到一起，從而避免了熱切換。連接到一起后,PＭU再驅(qū)動(dòng)0Ｖ電壓，測量電流并比較測量值。測量完畢后再恢復(fù)VOH電壓并斷開連接，接著將PMU連接到下一待測管腳，再驅(qū)動(dòng)0Ｖ電壓……(標(biāo)記：先用PMU量測ouｔput在0uA時(shí)的VOH電壓，再設(shè)定PＭU驅(qū)動(dòng)oｕｔput所量得的VＯH電壓,這樣保證來了PMU與DUT輸出端的電壓一樣,從而避免熱切換.)

大家還記得為什么要避免熱切換嗎？(第三頁）

阻抗計(jì)算

IOS測試實(shí)際上測量的是輸出端處于短路狀態(tài)下的相關(guān)阻抗。通過對輸出管腳施加0Ｖ電壓并測量電流，輸出端的電阻通過歐姆定律可以計(jì)算得出.器件的規(guī)格書定義了可接受的電流范圍，我們可以計(jì)算相應(yīng)的阻抗條件，如下圖。我們可以看到，輸出能提供并能保證測試通過的最小阻抗值是6１。７ohm，低于此阻抗，電流超過上限,測試判為失效;最大阻抗值是1７５ohm，高于此阻抗,電流低于下限,測試也判為失效。

圖４—2４.阻抗計(jì)算故障尋找

打開ｄaｔａloggeｒ觀察測量結(jié)果，拿一顆標(biāo)準(zhǔn)樣片(良品）測試后,其測試結(jié)果不外乎以下三種情況:

1.

電流在正常范圍，測試通過；

2。

電流高于上限,測試不通過；

3。

電流低于下限，測試不通過.

通常IＯS測試在測試流程中放在功能測試和ＶOL/VOH測試之后，所有的向量序列，包括ＤＣ測試中用到的預(yù)處理向量，需要在GroｓsFuｎction中驗(yàn)證，以保證設(shè)置器件到ＤC測試相應(yīng)的狀態(tài)時(shí)向量運(yùn)行正確.?

確定器件功能完好后，VOＬ/VOH測試用于驗(yàn)證器件輸出在正常電流負(fù)載（IOL/IＯH）下正確工作。只有以上測試進(jìn)行并且通過，IOS測試fail才能肯定不是因?yàn)槠骷p壞（不滿足設(shè)計(jì)要求）或者沒有正確地被預(yù)處理。

Datalｏｇof：

ＩOＳ

Seｒiａl/SｔaticｔｅstuｓiｎgthePMＵ?

Pin

Force/ｒｎg

Mｅas/ｒng

Ｍｉn

Ｍax

Resuｌt?

PIN1

0．0００V／2V－52。4ma/１０0mａ—8５.０ｍA－３0。0ｍＡ

PＡＳS

ＰIN２

０.00０V/2V－28。5ma/1０0ｍa-85．0mA-30.0mＡ

FAIＬ?

PIN３

0.000V/2V－6１．6mａ/10０ｍa-85.0ｍA-30。0mA

PＡSS

PIN4

0．000V/2Ｖ－92．3mａ/10０ma－85。0ｍA-3０.0mＡ

FAＩL?

ＰIN5

0。000Ｖ/2V-０.0０ma/100ma－８5。0mA—30．０ｍA

ＦAIL

??

當(dāng)一個(gè)失效產(chǎn)生，首先根據(jù)電流的測量數(shù)據(jù)判斷失效原因:

如果超出上限，則是輸出電阻過高導(dǎo)致電流不足。在上面的datａｌｏｇ中,pｉｎ2就是這種情形。測試機(jī)內(nèi)部硬件的固有阻抗可能被計(jì)算在內(nèi)，導(dǎo)致器件的輸出管腳顯示阻抗過高，可用電阻元件驗(yàn)證機(jī)臺(tái)自身的精度.?

如果低于下限，則是輸出電阻過低導(dǎo)致電流過大，piｎ4就是這種情形。

如果測量值是０或者接近于0電流，如piｎ5，這意味著器件的輸出可能處于錯(cuò)誤的邏輯狀態(tài).當(dāng)輸出處于邏輯0，而PMU施加到管腳的也是0V電平,則不會(huì)有電流產(chǎn)生。這種錯(cuò)誤通常由預(yù)處理向量中某個(gè)不正確的序列引起，如果器件沒有被嚴(yán)格正確地預(yù)處理，你就要應(yīng)付這些錯(cuò)誤。只要輸出被預(yù)處理到正確的邏輯狀態(tài)，IOS測試通過的可能性很大。

第五章.功能測試(2。測試周期及輸入數(shù)據(jù)）

測試周期

測試周期(testｃyclｅ或teｓtperioｄ)是基于器件測試過程中的工作頻率而定義的每單元測試向量所持續(xù)的時(shí)間,其公式為：T=1／F,T為測試周期,Ｆ為工作頻率。

每個(gè)周期的起始點(diǎn)稱為ｔimｅｚｅro或T０，為功能測試建立時(shí)序的第一步總是定義測試周期的時(shí)序關(guān)系.

輸入數(shù)據(jù)

輸入數(shù)據(jù)由以下因素的組合構(gòu)成：?

測試向量數(shù)據(jù)(給到ＤUT的指令或激勵(lì))

輸入信號時(shí)序(信號傳輸點(diǎn)）

輸入信號格式（信號波形）?

輸入信號電平(VIH/VIL)

時(shí)序設(shè)置選擇(如果程序中有不止一套時(shí)序）?

最簡單的輸入信號是以測試向量數(shù)據(jù)形式存儲(chǔ)的一個(gè)邏輯0或邏輯1電平，而代表邏輯0或邏輯1的電平則由測試頭中的VＩH／VIL參考電平產(chǎn)生。?

大部分的輸入信號要求設(shè)置為包含唯一格式(波形)和時(shí)序(時(shí)沿設(shè)定)的更為復(fù)雜的數(shù)據(jù)形式，主程序中會(huì)包含這些信息并通過相應(yīng)的代碼實(shí)現(xiàn)控制和調(diào)用。

一些老的測試機(jī)是資源分享結(jié)構(gòu)，這意味著測試硬件可同時(shí)提供的輸入時(shí)序、格式、電平都是有限的，這增加了測試程序開發(fā)的難度;而擁有peｒpｉn結(jié)構(gòu)的測試系統(tǒng)則使程序開發(fā)大大簡化，因?yàn)槊總€(gè)管腳都可以擁有自己的時(shí)序、格式和電平.

輸入信號格式

信號的格式很重要,使用得當(dāng)可以保證規(guī)格書定義的所有ＡＣ參數(shù)均被測試。信號格式與向量數(shù)據(jù)、時(shí)沿設(shè)定及輸入電平組合使用可以確定給到DＵT的輸入信號波形。圖5－２給出了一些信號格式的簡單描述，有心的朋友應(yīng)該熟悉并記住他們.

圖５-２.信號格式

NRZ

NonRetuｒnｔoZｅｒo，不返回，代表存儲(chǔ)于向量存儲(chǔ)器的實(shí)際數(shù)據(jù)，它不含有時(shí)沿信息,只在每個(gè)周期的起始(T0）發(fā)生變化。?

DNRＺ

DｅlａyedNｏｎReturntoＺerｏ,延遲不返回，顧名思義，它和NRＺ一樣代表存儲(chǔ)于向量存儲(chǔ)器的數(shù)據(jù),只是周期中數(shù)據(jù)的轉(zhuǎn)變點(diǎn)不在T0。如果當(dāng)前周期和前一周期的數(shù)據(jù)不同，DＮRＺ會(huì)在預(yù)先定義的延時(shí)點(diǎn)上發(fā)生跳變。?

ＲZ

RｅtuｒｎtoZerｏ，返回0，當(dāng)數(shù)據(jù)為1時(shí)提供一個(gè)正向脈沖,數(shù)據(jù)為0時(shí)則沒有變化.RＺ信號含有前（上升）沿和后（下降)沿這兩個(gè)時(shí)間沿。當(dāng)相應(yīng)管腳的所有向量都為邏輯1時(shí),用RZ格式則等于提供正向脈沖的時(shí)鐘.一些上升沿有效的信號，如片選（CS）信號，也會(huì)要求使用RZ格式。?

RＯ

ReturntｏOne，返回1，與RZ相反，當(dāng)數(shù)據(jù)為0時(shí)提供一個(gè)負(fù)向脈沖,數(shù)據(jù)為1時(shí)則保持.ＲO信號也有前（下降）沿和后（上升）沿.當(dāng)相應(yīng)管腳的所有向量都為邏輯0時(shí),RO格式提供了負(fù)向脈沖的時(shí)鐘.一些下降沿有效的信號,如始能（ＯE／)信號,會(huì)要求使用RO格式。

SBC

SurroundByComｐlement,補(bǔ)碼環(huán)繞，當(dāng)前后周期的數(shù)據(jù)不同時(shí),它可以在一個(gè)周期內(nèi)提供３個(gè)跳變沿,信號更為復(fù)雜:首先在Ｔ0翻轉(zhuǎn)電平，等待預(yù)定的延遲后，在定義的脈沖寬度內(nèi)表現(xiàn)真實(shí)的向量數(shù)據(jù)，最后再次翻轉(zhuǎn)電平并在周期內(nèi)剩下的時(shí)間保持。ＳBC是運(yùn)行測試向量時(shí)唯一能同時(shí)保證信號建立（seｔup)和保持(holｄ）時(shí)間的信號格式，也被稱為XOR格式.?

ZD

Z（Impenｄaｎcｅ）Dｒive，高阻驅(qū)動(dòng),允許輸入驅(qū)動(dòng)在同一周期內(nèi)打開和關(guān)閉。當(dāng)驅(qū)動(dòng)關(guān)閉，測試通道處于高阻態(tài)；當(dāng)驅(qū)動(dòng)打開，則根據(jù)向量給DUT送出邏輯0或１。輸入信號時(shí)序

一旦決定了測試周期，周期內(nèi)各控制信號的布局及時(shí)沿位置也就可以確定了.通常來說，輸入信號有兩類:控制信號和數(shù)據(jù)信號.數(shù)據(jù)信號在控制信號決定的時(shí)間點(diǎn)提供數(shù)據(jù)讀入或鎖定到器件內(nèi)部邏輯。

第一個(gè)要決定的是控制信號的有效時(shí)沿和數(shù)據(jù)信號的建立和保持時(shí)間,這些信息將決定周期內(nèi)各輸入信號時(shí)間沿的位置。

接下來決定各輸入信號的格式.時(shí)鐘信號通常使用RＺ(正脈沖)或RO（負(fù)脈沖)格式;上升沿有效的信號如片選（CS）或讀(RＥAD）常使用RZ格式;下降沿有效的信號如輸出始能(OＥ/）常使用ＲO格式；擁有建立和保持時(shí)間要求的數(shù)據(jù)信號常使用SBC格式;其他的輸入信號則可以使用NＲZ或DＮRZ格式。

輸入信號由測試系統(tǒng)各區(qū)域提供的數(shù)據(jù)組合創(chuàng)建，最后從測試頭輸出的信號波形是測試向量、時(shí)沿設(shè)置、信號格式及VIH/ＶIＬ設(shè)置共同作用的結(jié)果,如圖5—3。

圖5－3.輸入信號的創(chuàng)建第五章．功能測試（3）——輸出數(shù)據(jù)

輸出數(shù)據(jù)

輸出部分的測試由以下組合：

測試向量數(shù)據(jù)（期望的邏輯狀態(tài)）

采樣時(shí)序(周期內(nèi)何時(shí)對輸出進(jìn)行采樣）

ＶＯL/VOH（期望的邏輯電平)

IＯL/ＩOH(輸出電流負(fù)載）

測試輸出

功能測試期間，程序會(huì)為每個(gè)輸出管腳在測試周期內(nèi)指定一個(gè)輸出采樣時(shí)間,在這個(gè)時(shí)間點(diǎn)上,比較單元會(huì)對輸出進(jìn)行采樣,再將采樣到的DUT輸出信號電平和VOL/VOＨ參考電平相比較。

測試向量含有每個(gè)管腳的期望邏輯狀態(tài).如果期望是邏輯0，當(dāng)采樣進(jìn)行時(shí)，DUT的輸出電平必須小于或等于VOL;如果期望時(shí)邏輯1，則必須大于或等于VOH。部分測試系統(tǒng)還擁有測試高阻態(tài)的能力。

圖５—４顯示了測試普通輸出管腳時(shí)，DUT輸出和ＶOH／VOL之間paｓs/faiｌ/paｓs的關(guān)系。??

圖5-4．功能測試的輸出電平

測試高阻態(tài)輸出

高阻態(tài)的輸出管腳也可以進(jìn)行功能性的測試，在這類測試中，將比較器邏輯翻轉(zhuǎn)以得到非有效的邏輯.高阻狀態(tài)（電平）定義為高于VOL和低于ＶＯH的電壓（見圖７-５)。ＤUT的外部電壓需將高阻狀態(tài)拉到非有效（中間）的電壓，通過接到參考電壓的負(fù)載可以做到。通常使用2V的參考電壓代表中間級或高阻態(tài)。當(dāng)輸出進(jìn)入高阻態(tài)時(shí),將不能輸出電壓和電流。高阻態(tài)輸出將會(huì)保持其最后的邏輯狀態(tài)直至器件外部的因素引起輸出改變.負(fù)載將輸出拉到特定的參考電壓.圖５-5表示測試高阻抗輸出時(shí)，DUT輸出和VOL／ＶＯH值之間的ｆａiｌ／pass/fａiｌ的關(guān)系。

圖5-5．高阻邏輯

輸出電流負(fù)載?

在功能測試中，DUT輸出可能會(huì)用到電流負(fù)載。PE卡上配置有可編程電流負(fù)載(也叫動(dòng)態(tài)電流負(fù)載）電路,可以在測試程序中進(jìn)行設(shè)定。如果測試系統(tǒng)不支持可編程負(fù)載,則可能需要在外圍硬件電路上加上電阻。電流負(fù)載的作用是運(yùn)行功能測試時(shí)在輸出端施加合適的IOL和IOＨ電流。?

通過施加指定的IOＬ/IＯH電流而測試VOＬ/ＶOH電壓,輸出電流和電壓的參數(shù)在功能測試運(yùn)行過程中得以驗(yàn)證，這比用PＭＵ實(shí)施相同的測試快得多。

輸出信號時(shí)序

輸出信號的傳輸通常由時(shí)鐘和控制信號的時(shí)間沿進(jìn)行控制,要理解這一點(diǎn),需要察看器件的時(shí)序圖,確定引起輸出信號發(fā)生變化的時(shí)鐘有效沿和控制信號，以及輸出達(dá)到有效邏輯電平前所需要的延遲時(shí)間,這些都是為了確定特定信號采樣點(diǎn)在周期內(nèi)的位置。

測試系統(tǒng)硬件的能力允許的話，采樣形式可以是邊沿模式或窗口模式。邊沿模式只在周期內(nèi)特定的時(shí)間點(diǎn)采集并比較一次數(shù)據(jù)，而窗口模式則在周期內(nèi)特定的一段時(shí)間都對輸出進(jìn)行采樣和比較。

通常來講，好的測試時(shí)序會(huì)使輸出的變化和測試系統(tǒng)的檢測發(fā)生在相同的周期內(nèi)，這樣就可以在測試周期內(nèi)準(zhǔn)確地測量輸出延遲，保證在測試周期結(jié)束前有足夠的時(shí)間輸出準(zhǔn)確的結(jié)果.一些器件的輸出端存在比其他的需要更長的時(shí)間達(dá)到它們的最終值，在降低的頻率上測試能發(fā)現(xiàn)傳輸延遲的問題。還需要認(rèn)識(shí)到的是一些測試系統(tǒng)對輸出采樣距測試周期內(nèi)的始端或末端(如T0)距離的問題考慮得不多。

?

圖5－６。輸出測試如圖5-6所示,一些因素綜合影響著什么時(shí)候怎樣精確測試輸出信號，包括：

向量數(shù)據(jù)決定期望的邏輯狀態(tài);?

VOL/VOＨ參考電平?jīng)Q定期望的輸出電壓;

輸出采樣時(shí)序決定著周期內(nèi)輸出信號的測試點(diǎn)；?

輸出比較屏蔽（mａsk）控制決定了輸出結(jié)果是用以判斷pass／fａｉl還是忽略.第五章．功能測試（4)——OuｔpｕｔLｏaｄｉnｇforＡCTeｓt

AC測試的輸出負(fù)載

器件的規(guī)格書可能會(huì)標(biāo)示進(jìn)行AC時(shí)序測試時(shí)器件輸出管腳上需要施加的電流性負(fù)載。這些負(fù)載通常是電阻、電容、二極管以及他們的網(wǎng)絡(luò),用以模仿器件最終應(yīng)用條件下(比如電腦或手機(jī)上)的負(fù)載狀態(tài),這類負(fù)載往往伴隨有ＴTL電路在其中。

圖5-7是AＣ測試中給邏輯０輸出施加負(fù)載的一個(gè)例子.?

圖5—７。ＡC負(fù)載

起始，ＶＣC設(shè)置為5.0V而節(jié)點(diǎn)A懸空，此狀態(tài)下節(jié)點(diǎn)A與B會(huì)呈現(xiàn)約2.1V電壓（D1/Ｄ2/D３三個(gè)Dioｄes的電壓和）,施加在RL（2Kｏhm)上的電壓為２.9V，則會(huì)有1。45mＡ流經(jīng)RＬ和3個(gè)二極管流向GNＤ.

當(dāng)節(jié)點(diǎn)A連接到某個(gè)器件驅(qū)動(dòng)邏輯０（0.４V）的輸出上，經(jīng)過二極管D4，將節(jié)點(diǎn)Ｂ拉低至１。1V（二極管的０.７Ｖ＋邏輯電壓0。4V），那么現(xiàn)在施加在RL上的電壓就變成了3。9V，而經(jīng)過RL流向器件的電流，即當(dāng)輸出為邏輯0時(shí)的負(fù)載電流為1.95mA。

當(dāng)節(jié)點(diǎn)A連接的是驅(qū)動(dòng)邏輯1（2。4Ｖ)的輸出，D４反向截止,就消除了電流負(fù)載的影響。

（注：途中的電容不是物理存在的，它代表測試機(jī)臺(tái)通道自身帶有的寄生電容,往往比１5ｐF還大，比如我們常用的J750就達(dá)到了60pＦ。）第五章．功能測試（５）-—VｅcｔｏrDaｔa

向量數(shù)據(jù)

測試向量文件包含ＤUT運(yùn)行一系列功能的真值表，包括必須施加到ＤUT輸入端的邏輯狀態(tài)和期望在輸出端出現(xiàn)的邏輯狀態(tài)。向量數(shù)據(jù)通常包含如下字符:?

VectｏrChaｒactｅrs

item

logic

Drvstate

Cｐrstatｅ

type?

0

=

logic0

ｄriveron

ｃompａraｔoroff

inpuｔ?

1

＝

lｏgiｃ1

driverｏn

comparａｔｏroff

inｐut

L

＝

ｌoｇic0

driveroｆf

comparａt(yī)oron

output?

H

＝

lｏｇｉc1

drｉveroff

cｏmｐaｒaｔoron

output

Z

＝

float

drivｅｒoｆf

comｐａraｔorｏn

output

X

=

don’ｔcare

dｒiveｒoff

comparatorｏｆf

ignore

?

向量文件還可能包含一些供測試系統(tǒng)識(shí)別的標(biāo)識(shí)。如果DＵT擁有Ｉ/Ｏ管腳，向量文件就需要控制測試系統(tǒng)的輸入驅(qū)動(dòng)電路何時(shí)打開和關(guān)閉。I／O切換可以發(fā)生在任何需要的周期，將ＤＵT的某個(gè)I/O管腳從輸入狀態(tài)變?yōu)檩敵鰻顟B(tài)或反之。

測試向量可能還含有部分輸出管腳的屏蔽信息。屏蔽用于控制一個(gè)輸出管腳的測試與否：當(dāng)輸出管腳處于已知的邏輯狀態(tài)，輸出可以被測試；而當(dāng)輸出處于未知的邏輯狀態(tài)或者我們在某個(gè)條件下不理會(huì)它的狀態(tài)，它就可以不被測試，這時(shí)我們就可以用“X”來忽略輸出管腳上的狀態(tài)，通常可以基于獨(dú)立的管腳和獨(dú)立的周期進(jìn)行。?

如果測試系統(tǒng)支持復(fù)合時(shí)序設(shè)置，則向量還可能含有時(shí)序設(shè)置方面的信息.復(fù)合時(shí)序設(shè)置用于在向量運(yùn)行時(shí)改變測試時(shí)序,舉例來說,測試一款典型的RAM時(shí)，將數(shù)據(jù)寫入RAM的時(shí)間比從中讀出數(shù)據(jù)的時(shí)間要少，這種情況下,就可能有一套包含寫入數(shù)據(jù)時(shí)序的時(shí)序設(shè)置和另一套包含讀出數(shù)據(jù)時(shí)序的時(shí)序設(shè)置。時(shí)序設(shè)置可以控制周期的長短、輸入信號的時(shí)序和格式、以及輸出采樣的時(shí)序.向量會(huì)包含根據(jù)具體的向量