【無線射頻芯片】-一種直接測量運算放大器輸入差分電容的方法

1/1一種直接測量運算放大器輸入差分電容的方法：GlenBrisebois和ArthurAlfredRoxas，ADI公司

簡介

輸入電容可能會成為高阻抗和高頻運算放大器(opamp)應用的一個主要規(guī)格。值得留意的是，當光電二極管的結電容較小時，運算放大器的輸入電容會成為噪聲和帶寬問題的主導因素。運算放大器的輸入電容和反饋電阻在放大器的響應中產(chǎn)生一個極點，從而影響穩(wěn)定性并增加較高頻率下的噪聲增益。因此，穩(wěn)定性和相位裕量可能會降低，輸出噪聲可能會增加。實際上，以前的一些CDM（差模電容）測量技術依據(jù)的是高阻抗反相電路、穩(wěn)定性分析以及噪聲分析。這些方法可能會特別繁瑣。

在諸如運算放大器之類的反饋放大器中，總有效輸入電容由CDM與負輸入共模電容（或?qū)Φ氐腃CM）并聯(lián)組成。CDM難以測量的緣由之一是運算放大器的主要任務是防止兩個輸入不相關。與測量CDM的難度相比，直接測量對地的正輸入共模電容CCM+相對簡單一些。在運算放大器的同相引腳上放置一個較大的串聯(lián)電阻并施加正弦波或噪聲源，就可以使用網(wǎng)絡分析儀或頻譜分析儀來測量由運算放大器輸入電容而產(chǎn)生的-3dB的頻率響應。假定CCM+和CCM相同，特殊是對于電壓反饋放大器。但是，這些年來，測量CDM變得日益困難；運算放大器的固有特性會迫使其輸入相等，從而自舉CDM，因此所使用的各種不同的技術都無法令人滿足。當輸入被強制分開并進行電流測量時，輸出將試圖進行對抗。-檢測CDM的傳統(tǒng)方法是間接測量，該方法依靠于相位裕度的降低，且因并聯(lián)使用CCM等其他電容而變得更簡單。

我們盼望待測運算放大器能夠像客戶平常的用法一樣，在閉環(huán)條件下正常運行并執(zhí)行功能。建議的一種可行方法是分別輸入并進行輸出削波，但是這可能會使內(nèi)部電路無法工作（取決于運算放大器拓撲），因此實測電容可能無法反映實際工作電容。在這種方法中，不會對輸入進行過度分別，以避開輸入級的非線性以及過多的輸出擺幅或削波。本文將介紹一種簡潔直接的CDM測量方法。

圖1.直接測量LTspice中的CDM阻抗。繪制V(r)/I(R1)曲線以獲得阻抗。在本例中，在1MHz頻率下，-89.996時Z為19.89437k(10(85.97/20))，利用公式C=1/(2ZFreq)，Z正好為8pF。

測量CDM的新方法

打算只使用增益為1的緩沖電路，并使用電流源激勵輸出和反相輸入。輸出和反相輸入將僅在運算放大器允許的范圍內(nèi)變動。在低頻下，輸出的變動很小，因此通過CDM的電流會很小。而在過高頻率下，測試可能會無效，況且結果也沒用。但在中頻下，運算放大器的增益帶寬會下降，但不至于太低，輸出變動仍可供應足夠大的電壓激勵和可測量的通過CDM的電流。

LTspice的本底噪聲幾乎不受限制，因此可以進行簡潔的測試仿真，如圖1所示。當發(fā)覺該技術在LTspice中相當精確?????有效后，接下來的問題就是"我可否在現(xiàn)實世界中獲得足夠的SNR以進行良好的測量？'

該相位角幾乎等于-90，這表明阻抗是容性的。2pF共模電容不會破壞測量，由于CCM不在路徑中，且1/(2FreqCCM+)1。

挑戰(zhàn)：找到合適的設備和實際測試設置

如圖1所示，將2k電阻串聯(lián)在運算放大器的輸出端，以將激勵從電壓源轉(zhuǎn)換為電流源。這將允許節(jié)點"r'中存在小電壓（它不會與在運算放大器的同相引腳中所看到的電壓相差太遠），并將導致小電流流入待測CDM的輸入端之間。當然，現(xiàn)在的輸出電壓很小（由待測器件(DUT)進行緩沖），而且CDM中的電流也很?。ㄔ诒痉抡嬷袨?7nA），因此在工作臺上使用1電阻進行測量將很困難。LTspice.ac和LTspice.tran仿真沒有電阻噪聲，但現(xiàn)實世界中的1電阻具有130pA/Hz的噪聲，從我們預期的57nA電容電流中只能產(chǎn)生57nV信號。進一步的仿真表明，用50或1k代替R1不會導致在目標帶寬范圍內(nèi)的頻率下流入CCM+的損耗電流過大。為了獲得比簡潔電阻更好的電流測量技術，可使用跨阻放大器(TIA)代替R1。TIA輸入會連接到運算放大器的同相引腳，在該引腳上需要電流，同時電壓固定為虛地以消退CCM中的電流。事實上，這正是Keysight/AgilentHP4192A等四端口阻抗分析儀的實現(xiàn)方式。HP4192A可以在5Hz至13MHz的頻率范圍內(nèi)進行阻抗測量。市場上采納相同阻抗測量技術的一些新設備包括具有10Hz至120MHz范圍的E4990A阻抗分析儀和具有20Hz至2MHz范圍的精密LCR表（如KeysightE4980A）。

如下面圖2測試電路所示，由于阻抗分析儀內(nèi)部的TIA，運算放大器的同相引腳保持虛地狀態(tài)。正因如此，CCM+的兩個端子都被視為處于地電位，因此不會影響測量。DUT的CDM兩端產(chǎn)生的小電流將流經(jīng)TIA的反饋電阻Rr，然后由內(nèi)部電壓表進行測量。

圖2.CDM測試電路。

任何使用自動平衡電橋1阻抗測量方法的四端口設備都是測量CDM的合適選擇。它們設計為從內(nèi)部振蕩器產(chǎn)生正弦波，該內(nèi)部振蕩器以零為中心點，具有正負擺幅，可用于雙電源供電。假如運算放大器DUT由單電源供電，則應調(diào)整偏置功能，以使信號不會發(fā)生對地削波。圖3中使用了HP4192A，并顯示了與DUT的具體連接。

圖3.CDM直接測量方法的測試設置。

圖4顯示了準確的測試設置，以使電路板和連線對CDM的寄生電容貢獻微小。任何通用電路板均可用于低速運算放大器，而高速運算放大器則需要更嚴格的PCB板布局。垂直接地的銅分隔板能確保輸入端和輸出端看不到與DUTCDM平行的其他場路徑。

圖4.HP4192A設置電路板演示。右側為通過2k的激勵和電壓回讀。所用DUT是貼于LB2223試驗板上的8引腳SO封裝的LT1792。TIA位于HP4192A內(nèi)部的左側。

結果與爭論

首先，在測量電路板的板電容時沒有使用DUT。圖4所示電路板的測量條件是16fF電容且沒有DUT。這是一個相當小的電容，可以忽視不計，由于通常CDM的預期值為幾百至幾千fF。

MostJFETandCMOSinputopampsweremeasurableusingthisnewCDMmeasurement使用這種新的CDM測量技術，可以測量大多數(shù)JFET和CMOS輸入型運算放大器。為了說明該方法，以測量低噪聲精度JFET運算放大器LT1792為例。下表列出了在肯定頻率范圍內(nèi)的阻抗(Z)、相位角()、電抗XS和CDM的計算值。當相位角為-90時，阻抗表現(xiàn)為純?nèi)菪浴?/p>

表1.電源為15V時，LT1792在不同頻率下的阻抗測量

頻率Z(k)XS(k)CS=CDM=

1/(2XSFreq)(pF)500kHz33-89-32.99.7600kHz27-90-26.99.8700kHz22.6-90-22.610800kHz19.65-90-19.710.1900kHz17.4-90-17.410.21MHz15.64-89.9-15.610.22MHz7.76-89.8-7.7610.253MHz5.1-90-5.110.44MHz3.74-90-3.7410.65MHz2.92-90-2.9210.9上述表1給出了在500kHz至5MHz頻率范圍內(nèi)的測量結果。在該頻率范圍內(nèi)的相位接近于純?nèi)菪裕ㄏ辔唤菫?89至-90）。同時，電抗XS打算了總輸入阻抗，即ZXS。CDM的計算平均值約為10.2pF。最高測量頻率為5MHz，由于該器件帶寬僅可達5.6MHz。更低頻率下的結果變得非相干。推想這是由于運算放大器的行為使輸出電壓降低，CDM電流快速消減，同時XS阻抗在低頻時變大。

還應在每個階躍頻率處檢查運算放大器的輸出，以確保它不會被阻抗分析儀產(chǎn)生的信號過驅(qū)。來自HP4192A的該信號的幅度可在0.1V至1.1V范圍內(nèi)調(diào)整，這剛好足以在運算放大器的輸出中產(chǎn)生搖擺，并使反相輸入引腳中的電壓電平略微發(fā)生變動。圖5顯示了頻率為800kHz時，運算放大器輸出端的峰峰值無失真信號（綠色信號）為28mV。2.76V峰峰值幅度(1Vrms)的黃色信號是直接從分析儀的振蕩輸出端口探測得的。公正起見，可以任意打算不允許輸出失真，不論是對DUT還是對HP4192A檢波器。盡管該設置相對來說并不受探頭效應的影響，但在獵取阻抗和相位的實際數(shù)據(jù)時已經(jīng)將探頭移除。

圖5.在HP4192A"Osc'輸出端口和運算放大器輸出引腳探測到的輸出。

我們進行了在不同電源電壓下測量CDM的測試。CDM對電源和共模電壓的依靠性會隨運算放大器的不同而有所不同；不同的拓撲和晶體管類型估計會導致高壓電源和低壓電源不同的結寄生效應。表2給出了電源穩(wěn)定在5V范圍內(nèi)LT1792的結果。CDM的測量平均值為9.2pF，與采納15V電源時的結果10pF相當接近。因此，可以得出結論，LT1792的CDM不會隨電源電壓的轉(zhuǎn)變而發(fā)生顯著變化。這與其CCM形成了鮮亮的對比，后者會隨電源電壓發(fā)生顯著變化。

表2.電源為5V時，LT1792在不同頻率下的阻抗測量

頻率Z(k)XS(k)CS=CDM(pF)500kHz37-90-378.6600kHz30-91-308.8700kHz25.3-91-25.29800kHz22-91-229900kHz19.5-91-19.591MHz17.5-91-17.59.12MHz8.62-92-8.629.23MHz5.6-93-5.69.54MHz4.07-94-4.079.85MHz3.14-94-3.1410.1同時，雙極性輸入運算放大器幾乎與其FET同類產(chǎn)品一樣簡潔。但是，由于它們與CDM電流并聯(lián)，因此它們的高輸入偏置電流和電流噪聲較為明顯。此外，雙極性差分對輸入內(nèi)在的固有差分電阻RDM也與CDM并聯(lián)。表3以低噪聲精密放大器ADA4004為例，顯示了其阻抗測量。明顯，相位并不表示純?nèi)菪孕袨?，由于它遠離-90。盡管4MHz、5MHz和10MHz頻率特別接近，但并聯(lián)等效阻抗RC模型將適合本例，以便能夠從其他電阻中提取出CDM。因此，表3中顯示了在肯定頻率范圍內(nèi)的并聯(lián)電導GP、電納BP和CDM的計算值，其中假定CP等于CDM。

表3.電源為15V時，ADA4004在整個頻率范圍內(nèi)的阻抗測量

頻率Z(k)GP(S)BP(S)CP=CDM=

BP/(2Freq)(pF)500kHz29.4-3627.5206.4600kHz27.2-4127.624.16.4700kHz25.3-45.427.6286.4800kHz23.5-4927.9326.4900kHz22-522835.76.31MHz20.7-54.328.139.36.32MHz12-72.624.979.46.33MHz7.8-79.2241266.74MHz5.8-81.824.51716.85MHz4.7-83.524.2212.76.810MHz2.5-8628319.56.3依據(jù)表3中的結果，可以估算出ADA4004的CDM約為6.4pF。結果還表明，在表3所示的整個頻率范圍內(nèi)，CDM具有相當大的并聯(lián)電導GP，并非純?nèi)菪訡DM。測量顯示該雙極性運算放大器的實際輸入差分電阻約為40k(1/25S)。

附注：我們嘗試了對其他類型運算放大器進行測量，例如零漂移運算放大器(LTC2050)和高速雙極性運算放大器(LT6200)。結果非相干，推想緣由是零漂移運算放大器中的開關偽現(xiàn)像以及高速雙極性運算放大器中的