數(shù)字電子技術(shù)知到章節(jié)答案智慧樹2023年中國農(nóng)業(yè)大學(xué)

數(shù)字電子技術(shù)知到章節(jié)測試答案智慧樹2023年最新中國農(nóng)業(yè)大學(xué)緒論單元測試

保密性好是數(shù)字電子技術(shù)的特點

參考答案:

對

數(shù)電的抗干擾能力弱

參考答案:

錯

第一章測試

一位十六進制數(shù)的最大數(shù)是幾？

參考答案:

15

一位二進制有幾個數(shù)？

參考答案:

2

一位二進制有幾個數(shù)？

參考答案:

4

8位二進制，一共可以表示多少個數(shù)？

參考答案:

256

以下各個物理量是數(shù)字信號的是：

參考答案:

用0和1

表示的高低電平

某班共有30位同學(xué)，現(xiàn)在要給每位同學(xué)分配一組二進制代碼。請問最少需要多少位的二進制代碼？

參考答案:

5

學(xué)生的學(xué)號是碼制，代表不同的學(xué)生。

參考答案:

對

余3

碼是一種BCD碼

參考答案:

對

二進制數(shù)運算中，補碼的作用是將減法運算變?yōu)榧臃ㄟ\算。

參考答案:

對

ASCII碼是一組7位二進制代碼，用來表示數(shù)字、字母、各種符號和控制碼等。

參考答案:

對

第二章測試

邏輯代數(shù)中一共有多少種邏輯運算？

參考答案:

8

邏輯函數(shù)的常用表示方法有

參考答案:

邏輯電路圖;卡諾圖;真值表;邏輯表達式

邏輯函數(shù)的最小項之和形式是什么樣的表達式？

參考答案:

與或表達式

卡諾圖主要用于化簡多少個變量的邏輯表達式？

參考答案:

3變量或4變量

與或表達式的最簡標(biāo)準(zhǔn)是：

參考答案:

項數(shù)最少，且每項中的因字?jǐn)?shù)最少

任何一個邏輯函數(shù)都可以化成最小項之和的形式。

參考答案:

對

用卡諾圖化簡邏輯函數(shù)，可以一步得出最簡結(jié)果。

參考答案:

對

化簡多輸出邏輯函數(shù)時，尋找并合理地利用共用項，有時可以得到更簡單的化簡結(jié)果。

參考答案:

對

邏輯函數(shù)中的無關(guān)項是指：在實際中不可能出現(xiàn)的項，或者無論取0還是取1對邏輯函數(shù)值沒有影響的項。

參考答案:

對

邏輯代數(shù)中的代入定理不會擴展基本公式和常用公式的使用范圍。

參考答案:

錯

第三章測試

說明下列各種門電路中，哪些可以將輸出端并聯(lián)使用（輸入端的狀態(tài)不一定相同）

參考答案:

TTL電路的OC門；;CMOS電路的三態(tài)輸出門；

判斷N溝道增強型MOS管的導(dǎo)通條件是

參考答案:

VGS>VGS(th)N

CMOS門電路的常見類型有：

參考答案:

CMOS電路的三態(tài)輸出門;互補輸出結(jié)構(gòu)的CMOS門;CMOS傳輸門;CMOD電路的OD門

TTL門電路的輸入端懸空時，相當(dāng)于:

參考答案:

1

和TTL電路相比，CMOS電路的最大優(yōu)點是：

參考答案:

功耗低

TTL與非門的多余輸入端應(yīng)如何處理？

參考答案:

接電源VCC;懸空

在一個數(shù)字系統(tǒng)中，TTL電路和CMOS電路可以直接互相連接。

參考答案:

錯

用高電平表示邏輯1狀態(tài)、用低電平表示邏輯0狀態(tài)，稱為正邏輯。

參考答案:

對

三態(tài)輸出門電路的三個輸出狀態(tài)分別是1、0、高阻抗。

參考答案:

對

可以將兩個互補輸出結(jié)構(gòu)的普通CMOS門電路輸出端并聯(lián)，接成線與結(jié)構(gòu)。

參考答案:

錯

第四章測試

用四選一數(shù)據(jù)選擇器，只能實現(xiàn)2變量的邏輯函數(shù)。

參考答案:

錯

二進制譯碼器輸出的特點是，有一個輸出與其他輸出不一樣

參考答案:

對

用八選一數(shù)據(jù)選擇器可以實現(xiàn)4變量的邏輯函數(shù)。

參考答案:

對

優(yōu)先編碼器允許同時輸入兩個以上的編碼信號，但它只對優(yōu)先權(quán)最高的一個進行編碼。

參考答案:

對

二-十進制譯碼器74HC42具有拒絕偽碼的功能。

參考答案:

對

組合邏輯電路的分析是根據(jù)給定的邏輯電路圖，寫出輸出的表達式，列出真值表，得到電路的邏輯功能。

參考答案:

對

可用于設(shè)計組合邏輯電路的常用組合邏輯模塊有:

參考答案:

數(shù)據(jù)選擇器;譯碼器

可采用哪些器件實現(xiàn)邏輯函數(shù)？

參考答案:

門電路;PLD

;常用的MSI組合邏輯模塊

數(shù)據(jù)選擇器的作用是：

參考答案:

從輸入端的數(shù)據(jù)選一個送到輸出

組合邏輯電路中消除競爭-冒險的方法有

參考答案:

接入濾波電容

;引入選通脈沖;修改邏輯設(shè)計

第五章測試

電路及其輸入輸出電壓波形如下圖所示，設(shè)觸發(fā)器的初始狀態(tài)為Q=0。請指出a~e中錯誤的部分。（

）/asset-v1:TsinghuaX+20250103X+sp+type@asset+block/8_4.jpg

參考答案:

b段;d段;a段

主從結(jié)構(gòu)的脈沖觸發(fā)器的狀態(tài)轉(zhuǎn)換圖描述的是其中“主觸發(fā)器”的狀態(tài)。

參考答案:

錯

對邊沿JK觸發(fā)器，在CP為高電平期間，當(dāng)J=K=1時，狀態(tài)會翻轉(zhuǎn)一次。

參考答案:

對

在一個觸發(fā)脈沖內(nèi)，可以確定所存儲的數(shù)據(jù)Q只變化一次的是

參考答案:

主從RS觸發(fā)器

由或非門組成的SR鎖存器及其輸入輸出電壓波形如下圖所示，請指出a~e中錯誤的部分。（）/asset-v1:TsinghuaX+20250103X+sp+type@asset+block/8_3.jpg

參考答案:

b段;a段;d段

主從結(jié)構(gòu)SR觸發(fā)器及其輸入輸出電壓波形如圖所示。設(shè)觸發(fā)器的初始狀態(tài)為Q=0。請指出1~5中錯誤的部分。/asset-v1:TsinghuaX+20250103X+sp+type@asset+block/8_7new.jpg

參考答案:

4

脈沖觸發(fā)SR觸發(fā)器電路中，輸入輸出電壓波形如圖所示。設(shè)觸發(fā)器的初始狀態(tài)為Q=0。請指出a~e中錯誤的部分。/asset-v1:TsinghuaX+20250103X+sp+type@asset+block/8_8.jpg

參考答案:

c

脈沖觸發(fā)JK觸發(fā)器電路中，輸入輸出電壓波形如圖所示。設(shè)觸發(fā)器的初始狀態(tài)為Q=0。請指出a~e中錯誤的部分。/asset-v1:TsinghuaX+20250103X+sp+type@asset+block/8_9.jpg

參考答案:

d

下圖中構(gòu)成的存儲系統(tǒng)采用了___擴展方式

參考答案:

字

該存儲系統(tǒng)的容量為

參考答案:

16k×8

第六章測試

一個4位二進制加法計數(shù)器的起始值為1001，經(jīng)過100個時鐘脈沖后的值為（）

參考答案:

1101

N個觸發(fā)器能構(gòu)成最大（

）進制的計數(shù)器

參考答案:

2

三位二進制減法計數(shù)器的初始狀態(tài)為101,4個脈沖之后它的狀態(tài)為001

參考答案:

對

用移位寄存器產(chǎn)生1101010脈沖序列，至少需要（

）位的移位寄存器.

參考答案:

6

分析下圖電路的邏輯功能。明確給出的狀態(tài)轉(zhuǎn)換圖的狀態(tài)編碼：Sa為_____

參考答案:

00

明確給出的狀態(tài)轉(zhuǎn)換圖的狀態(tài)編碼：Sb為_____

參考答案:

01

明確給出的狀態(tài)轉(zhuǎn)換圖的狀態(tài)編碼：Sc為_____

參考答案:

10

明確給出的狀態(tài)轉(zhuǎn)換圖的狀態(tài)編碼：Sd為_____

參考答案:

11

該電路的類型是Mealy型

參考答案:

錯

該電路可用作____進制計數(shù)器。

參考答案:

3

第七章測試

若反相輸出的施密特觸發(fā)器輸入信號uI如下圖所示，/asset-v1:TsinghuaX+20250103X+sp+type@asset+block/11_2.jpg請分析輸入VI在ab段時輸出VO為高電平

參考答案:

對

若反相輸出的施密特觸發(fā)器輸入信號uI如下圖所示，請分析輸入VI在cd段時輸出VO為低電平

參考答案:

對

在下圖所示由CMOS電路組成的施密特觸發(fā)器，輸入信號uI如圖所示。其中VDD=15V，VTH=7.5V請分析輸入VI在ab段時輸出VO為高電平

參考答案:

錯

在下圖所示由CMOS電路組成的施密特觸發(fā)器，輸入信號uI如圖所示。其中VDD=15V，VTH=7.5V

輸入VI在bc段時輸出VO為低電平

參考答案:

錯

已知時鐘脈沖頻率為f，欲得到頻率為0.2f的脈沖信號，應(yīng)采用

參考答案:

五進制計數(shù)器

多諧振蕩器可產(chǎn)生的波形是

參考答案:

矩形脈沖

脈沖整形電路有

參考答案:

施密特觸發(fā)器;單穩(wěn)態(tài)觸發(fā)器

在下圖電路中，已知CMOS集成施密特觸發(fā)器的電源電壓VDD=10V，R=10K，C=0.01μF（1）為了得到占空比q=50％的輸出脈沖，R1與R2的比值為（

）

參考答案:

1:1

在下圖電路中，已知CMOS集成施密特觸發(fā)器的電源電壓VDD=10V，R=10K，C=0.01μF

電路的振蕩頻率是_____

參考答案:

6.54kHz

分析下圖所示電路。/asset-v1:TsinghuaX+20250103X+sp+type@asset+block/12_3.jpg（1）該電路是用555構(gòu)成的____電路。a.單穩(wěn)態(tài)觸發(fā)器

b.多諧振蕩器

c.施密特觸發(fā)器

參考答案:

多諧振蕩器

第八章測試

常用的D/A轉(zhuǎn)換器的電路結(jié)構(gòu)類型有:

參考答案:

權(quán)電阻網(wǎng)絡(luò)DAC

;倒T型電網(wǎng)絡(luò)DAC

在各種電路結(jié)構(gòu)類型的A/D轉(zhuǎn)換器中，逐次逼近型A/D轉(zhuǎn)換器的轉(zhuǎn)換速度最快。

參考答案:

錯

在各種電路結(jié)構(gòu)類型的A/D轉(zhuǎn)換器中，雙積分A/D轉(zhuǎn)換器的穩(wěn)定性和抗干擾能力最好。

參考答案:

對

A/D轉(zhuǎn)換器的轉(zhuǎn)換精度由輸出二進制或十進制的位數(shù)決定。

參考答案:

對

A/D轉(zhuǎn)換器的轉(zhuǎn)換速度主要取決于轉(zhuǎn)換電路的類型。

參考答案:

對

權(quán)電阻網(wǎng)絡(luò)DAC和倒T型電阻網(wǎng)絡(luò)DAC的輸出電壓與輸入數(shù)字量的關(guān)系是：

參考答案:

對

轉(zhuǎn)換時間與輸入電壓大小無關(guān)的ADC是

參考答案:

逐次逼近型ADC

轉(zhuǎn)換速度最快的ADC是：

參考答案:

并聯(lián)比較型ADC

A/D轉(zhuǎn)換器的電路結(jié)構(gòu)類型主要有：

參考答案:

雙積分型

;并聯(lián)比較型

;V-F變換性;逐次逼近型

影響D/A轉(zhuǎn)換器轉(zhuǎn)換精度的因素有哪些。

參考答案:

電阻網(wǎng)絡(luò)中電阻值的偏差;模擬開關(guān)的導(dǎo)通內(nèi)阻和導(dǎo)通壓降;參考電壓的波動

;求和運放的零點漂移

第九章測試

可編程邏輯器件的基本特征在于：

參考答案:

其邏輯功能可以由用戶編程設(shè)定

硬件描述語言的本質(zhì)是

參考答案:

進行硬件連接，執(zhí)行硬件操作

PLD的基本特征是它的邏輯功能可以由用戶通過對器件編程來設(shè)定。

參考答案:

對

VerilogHDL中的行為描述方式是通過行為語句來描述電路要實現(xiàn)的功能，表示輸入與輸出間轉(zhuǎn)換的行為，不涉及具體結(jié)構(gòu)。

參考答案:

對

VerilogHDL中的結(jié)構(gòu)描述方式是將硬件電路描述成一個分級子模塊相互聯(lián)的結(jié)構(gòu)，通過對組成電路的各個子模塊間相互連接關(guān)系的描述來說明電路的組成。

參考答案:

對

線網(wǎng)型變量wire主要起信號間連接作用，用以構(gòu)成信號的傳遞或者形成組合邏輯，可以直接理解為連線。

參考答案:

對

寄