計(jì)算機(jī)組成原理第4章2存儲(chǔ)器

計(jì)算機(jī)組成原理第4章2存儲(chǔ)器寫入數(shù)據(jù)：當(dāng)Xi＝

Yj＝1時(shí)，T1、T3、T4、T5均導(dǎo)通，此時(shí)可以對(duì)存儲(chǔ)單元進(jìn)行存取操作。若DI＝0，電容充電；若DI＝1，電容放電。

當(dāng)Xi＝

Yj＝0時(shí)，寫入的數(shù)據(jù)由C保存。R/W=0,G1導(dǎo)通，G2截止輸入數(shù)據(jù)DI經(jīng)G3反相，被存入電容C中。&&讀出數(shù)據(jù)：當(dāng)Xi＝

Yj＝1時(shí)，T1、T3、T4、T5均導(dǎo)通，此時(shí)可以對(duì)存儲(chǔ)單元進(jìn)行存取操作。

讀位線信號(hào)分兩路，一路經(jīng)T5

由DO

輸出；另一路經(jīng)G2、G3、T1對(duì)存儲(chǔ)單元刷新。

R/W=1,G2導(dǎo)通，G1截止，若C上充有電荷，T2導(dǎo)通，讀位線輸出數(shù)據(jù)0；反之，T2截止，輸出數(shù)據(jù)1。&&刷新數(shù)據(jù)：

若讀位線為低電平，經(jīng)過G3反相后為高電平，對(duì)電容C充電；&&

若讀位線為高電平，經(jīng)過G3反相后為低電平，電容C放電；當(dāng)R/W=1,且Xi=1時(shí)，C上的數(shù)據(jù)經(jīng)T2

、T3到達(dá)“讀”位線，然后經(jīng)寫入刷新控制電路對(duì)存儲(chǔ)單元刷新。

此時(shí),Xi有效，整個(gè)一行存儲(chǔ)單元被刷新。由于列選擇線Yj無效，因此數(shù)據(jù)不被讀出。單管動(dòng)態(tài)RAM基本單元電路讀出時(shí)數(shù)據(jù)線有電流為“1”無電流為“0”數(shù)據(jù)線CsT字線寫入時(shí)CS充電為“1”放電為“0”T+單元電路讀寫控制電路列地址譯碼器………讀選擇線寫選擇線D行地址譯碼器001131311A9A8A7A6A531A4A3A2A1A0刷新放大器寫數(shù)據(jù)線讀數(shù)據(jù)線……………0…(2)動(dòng)態(tài)RAM芯片舉例①三管動(dòng)態(tài)RAM芯片(Intel1103)讀00000000000D…00單元電路讀寫控制電路…先預(yù)充1K*1bitA9A8A7A6A5讀寫控制電路列地址譯碼器………讀選擇線寫選擇線D單元電路行地址譯碼器00113131131A4A3A2A1A0刷新放大器寫數(shù)據(jù)線讀數(shù)據(jù)線……………0…②三管動(dòng)態(tài)RAM芯片(Intel1103)寫11111②三管動(dòng)態(tài)RAM芯片(Intel1103)寫A9A8A7A6A5讀寫控制電路列地址譯碼器………讀選擇線寫選擇線D單元電路行地址譯碼器00113131131A4A3A2A1A0刷新放大器寫數(shù)據(jù)線讀數(shù)據(jù)線……………0…A9A8A7A6A5讀寫控制電路列地址譯碼器………讀選擇線寫選擇線D單元電路行地址譯碼器00113131131A4A3A2A1A0刷新放大器寫數(shù)據(jù)線讀數(shù)據(jù)線……………0…11111…②三管動(dòng)態(tài)RAM芯片(Intel1103)寫A9A8A7A6A5讀寫控制電路列地址譯碼器………讀選擇線寫選擇線D單元電路行地址譯碼器00113131131A4A3A2A1A0刷新放大器寫數(shù)據(jù)線讀數(shù)據(jù)線……………0……0100011111②三管動(dòng)態(tài)RAM芯片(Intel1103)寫A9A8A7A6A5讀寫控制電路列地址譯碼器………讀選擇線寫選擇線D單元電路行地址譯碼器00113131131A4A3A2A1A0刷新放大器寫數(shù)據(jù)線讀數(shù)據(jù)線……………0……1111110100011②三管動(dòng)態(tài)RAM芯片(Intel1103)寫…A9A8A7A6A5讀寫控制電路列地址譯碼器………讀選擇線寫選擇線D單元電路行地址譯碼器00113131131A4A3A2A1A0刷新放大器寫數(shù)據(jù)線讀數(shù)據(jù)線……………0……D11111010001②三管動(dòng)態(tài)RAM芯片(Intel1103)寫…A9A8A7A6A5讀寫控制電路列地址譯碼器………讀選擇線寫選擇線D單元電路行地址譯碼器00113131131A4A3A2A1A0刷新放大器寫數(shù)據(jù)線讀數(shù)據(jù)線……………0……D11111010001②三管動(dòng)態(tài)RAM芯片(Intel1103)寫讀寫控制電路…A9A8A7A6A5讀寫控制電路列地址譯碼器………讀選擇線寫選擇線D單元電路行地址譯碼器00113131131A4A3A2A1A0刷新放大器寫數(shù)據(jù)線讀數(shù)據(jù)線……………0……D11111010001②三管動(dòng)態(tài)RAM芯片(Intel1103)寫讀寫控制電路…A9A8A7A6A5讀寫控制電路列地址譯碼器………讀選擇線寫選擇線D單元電路行地址譯碼器00113131131A4A3A2A1A0刷新放大器寫數(shù)據(jù)線讀數(shù)據(jù)線……………0……D11111010001②三管動(dòng)態(tài)RAM芯片(Intel1103)寫讀寫控制電路…時(shí)序與控制行時(shí)鐘列時(shí)鐘寫時(shí)鐘WERASCAS

A'6A'0存儲(chǔ)單元陣列基準(zhǔn)單元行譯碼列譯碼器再生放大器列譯碼器讀出放大基準(zhǔn)單元存儲(chǔ)單元陣列行譯碼

I/O緩存器數(shù)據(jù)輸出驅(qū)動(dòng)數(shù)據(jù)輸入寄存器

DINDOUT~行地址緩存器列地址緩存器③單管動(dòng)態(tài)RAM4116(16K×1位)外特性DINDOUTA'6A'0~

讀放大器

讀放大器

讀放大器………………………06364127128根行線Cs01271128列選擇讀/寫線數(shù)據(jù)輸入I/O緩沖輸出驅(qū)動(dòng)DOUTDINCs④4116(16K×1位)芯片讀

原理

讀放大器

讀放大器

讀放大器……63000I/O緩沖輸出驅(qū)動(dòng)OUTD左反相右同相(3)動(dòng)態(tài)RAM讀時(shí)序行地址有效寫允許有效(高)列地址有效數(shù)據(jù)有效

讀放大器

讀放大器

讀放大器………………………06364127128根行線Cs01271128列選擇讀/寫線數(shù)據(jù)輸入I/O緩沖輸出驅(qū)動(dòng)DOUTDINCs…⑤4116(16K×1位)芯片寫

原理數(shù)據(jù)輸入I/O緩沖I/O緩沖DIN讀出放大器

讀放大器630動(dòng)態(tài)RAM寫時(shí)序行地址有效寫允許有效(低)數(shù)據(jù)DIN有效列地址有效(4)動(dòng)態(tài)RAM刷新刷新與行地址有關(guān)①集中刷新（存取周期為0.5s

）“死時(shí)間率”為128/4000×100%=3.2%“死區(qū)”為0.5s

×128=64s

周期序號(hào)地址序號(hào)tc0123871387201tctctctc3999VW01127讀/寫或維持刷新讀/寫或維持3872個(gè)周期（1936s）

128個(gè)周期（64s）

刷新時(shí)間間隔（2ms）刷新序號(hào)??????tcXtcY??????以128×128矩陣為例tC=tM

+tR讀寫刷新無“死區(qū)”②

分散刷新（存取周期為1

s

）(存取周期為0.5s+0.5s

)以128

×128矩陣為例W/RREF0W/RtRtMtCREF126REF127REFW/RW/RW/RW/R刷新間隔128個(gè)存取周期…③分散刷新與集中刷新相結(jié)合（異步刷新）對(duì)于128×128的存儲(chǔ)芯片（存取周期為0.5s

）將刷新安排在指令譯碼階段，不會(huì)出現(xiàn)“死區(qū)”“死區(qū)”為0.5s

若每隔15.6s

刷新一行每行每隔2ms

刷新一次3.動(dòng)態(tài)RAM和靜態(tài)RAM的比較DRAMSRAM存儲(chǔ)原理集成度芯片引腳功耗價(jià)格速度刷新電容觸發(fā)器高低少多小大低高慢快有無主存緩存四、只讀存儲(chǔ)器（ROM）1.掩模ROM(MROM)行列選擇線交叉處有MOS管為“1”行列選擇線交叉處無MOS管為“0”2.PROM(一次性編程)VCC行線列線熔絲熔絲斷為“0”為“1”熔絲未斷3.EPROM(多次性編程)(1)N型溝道浮動(dòng)?xùn)臡OS電路G柵極S源D漏紫外線全部擦洗D端加正電壓形成浮動(dòng)?xùn)臩與D不導(dǎo)通為“0”D端不加正電壓不形成浮動(dòng)?xùn)臩與D導(dǎo)通為“1”SGDN+N+P基片GDS浮動(dòng)?xùn)?/p>

SiO2+++++___

…控制邏輯Y譯碼X譯碼數(shù)據(jù)緩沖區(qū)Y控制128×128存儲(chǔ)矩陣……PD/ProgrCSA10A7…A6A0……DO0…DO7112…A7A1A0VSSDO2DO0DO1…27162413…VCCA8A9VPPCSA10PD/ProgrDO3DO7…(2)2716EPROM的邏輯圖和引腳PD/ProgrPD/Progr功率下降/編程輸入端讀出時(shí)

為低電平/CS4.EEPROM(多次性編程)電可擦寫局部擦寫全部擦寫5.FlashMemory(閃速型存儲(chǔ)器)比EEPROM快EPROM價(jià)格便宜集成度高EEPROM電可擦洗重寫具備RAM功能用1K

×

4位存儲(chǔ)芯片組成1K

×

8位的存儲(chǔ)器？片五、存儲(chǔ)器與CPU的連接1.存儲(chǔ)器容量的擴(kuò)展(1)位擴(kuò)展（增加存儲(chǔ)字長(zhǎng)）10根地址線8根數(shù)據(jù)線DD……D0479AA0???21142114CSWE(2)字?jǐn)U展（增加存儲(chǔ)字的數(shù)量）用1K

×

8位存儲(chǔ)芯片組成2K

×

8位的存儲(chǔ)器11根地址線8根數(shù)據(jù)線？片1K×8位1K×8位D7D0???????????????WEA1A0???A9CS0A10

1CS1(3)字、位擴(kuò)展用1K

×

4位存儲(chǔ)芯片組成4K

×

8位的存儲(chǔ)器8根數(shù)據(jù)線12根地址線WEA8A9A0...D7D0…A11A10CS0CS1CS2CS3片選譯碼……………………1K×41K×41K×41K×41K×41K×41K×41K×4？片

2.存儲(chǔ)器與CPU的連接

(1)地址線的連接(2)數(shù)據(jù)線的連接(3)讀/寫命令線的連接(4)片選線的連接(5)合理選擇存儲(chǔ)芯片(6)其他時(shí)序、負(fù)載例

解:

(1)寫出對(duì)應(yīng)的二進(jìn)制地址碼(2)確定芯片的數(shù)量及類型0110000000000000A15A14A13A11A10…A7…

A4A3…

A0…01100111111111110110100000000000…01101011111111112K×8位1K×8位RAM2片1K×4位ROM1片2K×8位(3)分配地址線A10~A0接2K

×

8位ROM的地址線A9~A0接1K

×

4位RAM的地址線(4)確定片選信號(hào)CBA0110000000000000A15A13A11A10…A7…A4A3…

A0…01100111111111110110100000000000…01101011