《計(jì)算機(jī)組成原理》課件第五章指令系統(tǒng)-5.4

第5章指令系統(tǒng)5.4指令的執(zhí)行指令所組成的機(jī)器語言程序，在執(zhí)行前一般存放在主存。執(zhí)行時(shí)，CPU內(nèi)的指令部件硬件從程序入口地址開始，逐條取出指令并執(zhí)行。5.4.1指令部件指令部件包括程序計(jì)數(shù)器、指令寄存器、指令譯碼器。（1）程序計(jì)數(shù)器PC（ProgramCounter），又稱指令指針I(yè)P（InstructionPointer），用來提供讀取指令的地址。有些計(jì)算機(jī)中PC存儲(chǔ)當(dāng)前正在執(zhí)行的指令的地址，而有些計(jì)算機(jī)中PC用來存放即將執(zhí)行的下一條指令的地址。PC具有置數(shù)和增量計(jì)數(shù)功能。（2）指令寄存器IR（InstructionRegister），用于存放當(dāng)前正在執(zhí)行的指令代碼。（3）指令譯碼器ID（InstructionDecode），對(duì)指令的操作碼部分進(jìn)行分析解釋，產(chǎn)生相應(yīng)的控制電位發(fā)送給控制邏輯電路。指令部件完成計(jì)算機(jī)取指令的功能，屬于控制器的一部分。

5.4.2指令的執(zhí)行方式（1）指令順序執(zhí)行程序中的指令一條接一條地順序串行執(zhí)行，每條指令執(zhí)行時(shí)，內(nèi)部的操作也是順序串行執(zhí)行的。一條指令的執(zhí)行，一般分為取指令、分析指令和執(zhí)行指令三個(gè)基本步驟。（2）指令流水每條指令執(zhí)行時(shí)不同階段的操作涉及到的硬件不一樣，所以多條指令可以同時(shí)運(yùn)行。比如第i條指令在分析指令階段，第i+1條指令可以進(jìn)行取指令階段，這兩個(gè)階段是同時(shí)進(jìn)行的，從而一串指令的完成時(shí)間縮短。將指令執(zhí)行的每一步對(duì)應(yīng)相應(yīng)的流水線段來完成，就構(gòu)成一條指令流水線。5.4.2指令的執(zhí)行方式[例5-6]如一條指令流水線由5段組成，每段涉及到的硬件不相同。s1段：由Cache和主存取指令。s2段：由指令譯碼器對(duì)指令進(jìn)行譯碼。s3段：由尋址部件進(jìn)行地址計(jì)算，讀取操作數(shù)。s4段：由執(zhí)行機(jī)構(gòu)完成指定運(yùn)算或操作。s5段：運(yùn)算結(jié)果寫入目的操作數(shù)。設(shè)每段執(zhí)行時(shí)間為1個(gè)時(shí)鐘周期。若有4條指令要執(zhí)行，比較非流水線執(zhí)行和流水線執(zhí)行的執(zhí)行周期。5.4.2指令的執(zhí)行方式解：1）非流水線執(zhí)行時(shí)，每條指令5段順序執(zhí)行，4條指令順序執(zhí)行，則總共需要20個(gè)時(shí)鐘周期。指令執(zhí)行示意如圖5-5。5.4.2指令的執(zhí)行方式2）流水線執(zhí)行時(shí)，將指令間的不同段重疊執(zhí)行，總共只需要8個(gè)時(shí)鐘周期。流水線執(zhí)行示意如圖5-6。5.4.2指令的執(zhí)行方式（3）指令發(fā)射指令發(fā)射是指啟動(dòng)指令進(jìn)入執(zhí)行的過程。指令發(fā)射策略對(duì)于充分利用指令級(jí)的并行度，提高處理器性能十分重要。按程序指令的次序發(fā)射指令，稱為按序發(fā)射。為改善流水線性能，可以將有的指令推后發(fā)射，有的指令提前發(fā)射。不按程序原次序發(fā)射指令，稱為亂序發(fā)射或無序發(fā)