chap3-組合邏輯電路

電子技術(shù)第三章組合邏輯電路數(shù)字電路局部1第三章組合邏輯電路§3.1概述§3.2組合邏輯電路分析根底§3.3組合邏輯電路設(shè)計(jì)根底§3.4幾種常用的組合邏輯組件§3.5利用中規(guī)模組件設(shè)計(jì)組合電路2§3.1概述邏輯電路組合邏輯電路時(shí)序邏輯電路功能：輸出只取決于當(dāng)前的輸入。組成：門電路，不存在記憶元件。功能：輸出取決于當(dāng)前的輸入和原來的狀態(tài)。組成：組合電路、記憶元件。3組合電路的研究內(nèi)容：分析：設(shè)計(jì)：給定邏輯圖得到邏輯功能分析給定邏輯功能畫出邏輯圖設(shè)計(jì)4§3.2組合邏輯電路分析根底1.由給定的邏輯圖逐級寫出邏輯關(guān)系表達(dá)式。分析步驟：2.用邏輯代數(shù)或卡諾圖對邏輯代數(shù)進(jìn)行化簡。3.列出輸入輸出狀態(tài)表并得出結(jié)論。電路結(jié)構(gòu)輸入輸出之間的邏輯關(guān)系5例1：分析以下圖的邏輯功能。&&&ABF6真值表特點(diǎn)：輸入相同為“1〞；輸入不同為“0〞。同或門=1ABF7例2：分析以下圖的邏輯功能。&&&&ABF8真值表特點(diǎn)：輸入相同為“0〞；輸入不同為“1〞。異或門=1ABF91例3：分析以下圖的邏輯功能。01被封鎖1=1BMF&2&3&4A110=010被封鎖1特點(diǎn)：M=1時(shí)選通A路信號；M=0時(shí)選通B路信號。M&2&3&4AB1F選通電路11§3.3組合邏輯電路設(shè)計(jì)根底任務(wù)要求最簡單的邏輯電路1.指定實(shí)際問題的邏輯含義，列出真值表。分析步驟：2.用邏輯代數(shù)或卡諾圖對邏輯代數(shù)進(jìn)行化簡。3.列出輸入輸出狀態(tài)表并得出結(jié)論。12例：設(shè)計(jì)三人表決電路〔A、B、C〕。每人一個(gè)按鍵，如果同意那么按下，不同意那么不按。結(jié)果用指示燈表示，多數(shù)同意時(shí)指示燈亮，否那么不亮。1.首先指明邏輯符號取“0〞、“1〞的含義。2.根據(jù)題意列出真值表。真值表三個(gè)按鍵A、B、C按下時(shí)為“1〞，不按時(shí)為“0〞。輸出是F，多數(shù)贊成時(shí)是“1〞，否那么是“0〞。13真值表3.畫出卡諾圖，并用卡諾圖化簡：ABC0001111001ABACBC144.根據(jù)邏輯表達(dá)式畫出邏輯圖。&1&&ABBCF(1)假設(shè)用與或門實(shí)現(xiàn)15&&&&ABCF(2)假設(shè)用與非門實(shí)現(xiàn)16§3.4幾種常用的組合邏輯組件3.4.1編碼器所謂編碼就是賦予選定的一系列二進(jìn)制代碼以固定的含義。n個(gè)二進(jìn)制代碼〔n位二進(jìn)制數(shù)〕有2n種不同的組合，可以表示2n個(gè)信號。一、二進(jìn)制編碼器二進(jìn)制編碼器的作用：將一系列信號狀態(tài)編制成二進(jìn)制代碼。17例：用與非門組成三位二進(jìn)制編碼器。---八線-三線編碼器設(shè)八個(gè)輸入端為I1I8，八種狀態(tài)，與之對應(yīng)的輸出設(shè)為F1、F2、F3，共三位二進(jìn)制數(shù)。設(shè)計(jì)編碼器的過程與設(shè)計(jì)一般的組合邏輯電路相同，首先要列出狀態(tài)表〔即真值表〕，然后寫出邏輯表達(dá)式并進(jìn)行化簡，最后畫出邏輯圖。18真值表19I1I2I3I4I5I6I7I8&&&F3F2F18-3編碼器邏輯圖20二、二---十進(jìn)制編碼器二---十進(jìn)制編碼器的作用：將十個(gè)狀態(tài)〔對應(yīng)于十進(jìn)制的十個(gè)代碼〕編制成BCD碼。十個(gè)輸入需要幾位輸出？四位輸入：I0I9輸出：F4

F1列出狀態(tài)表如下：21邏輯圖略狀態(tài)表223.4.2譯碼器譯碼是編碼的逆過程，即將某二進(jìn)制翻譯成電路的某種狀態(tài)。一、二進(jìn)制譯碼器二進(jìn)制譯碼器的作用：將n種輸入的組合譯成2n種電路狀態(tài)。也叫n---2n線譯碼器。譯碼器的輸入——一組二進(jìn)制代碼譯碼器的輸出——一組上下電平信號23&&&&A1A02-4線譯碼器74LS139的內(nèi)部線路輸入控制端輸出2474LS139的功能表“–〞表示低電平有效。2574LS139管腳圖一片139種含兩個(gè)2-4譯碼器26例：利用線譯碼器分時(shí)將采樣數(shù)據(jù)送入計(jì)算機(jī)。2-4線譯碼器ABCD三態(tài)門三態(tài)門三態(tài)門三態(tài)門總線272-4線譯碼器ABCD三態(tài)門三態(tài)門三態(tài)門三態(tài)門總線000全為1工作原理：〔以A0A1=00為例〕數(shù)據(jù)脫離總線28二、顯示譯碼器二---十進(jìn)制編碼顯示譯碼器顯示器件在數(shù)字系統(tǒng)中，常常需要將運(yùn)算結(jié)果用人們習(xí)慣的十進(jìn)制顯示出來，這就要用到顯示譯碼器。顯示器件：常用的是七段顯示器件。bcdefga29abcdfgabcdefg111111001100001101101e七段顯示器件的工作原理：30顯示譯碼器：11474LS49BCBIDAeabcdfgUccGND74LS49的管腳圖消隱控制端3174LS49的功能表〔簡表〕輸入輸出顯示DABIag10XXXX0000000消隱8421碼譯碼顯示字型完整的功能表請參考相應(yīng)的參考書。3274LS49與七段顯示器件的連接：74LS49是集電極開路，必須接上拉電阻bfacdegbfacdegBIDCBA+5V+5V333.4.3加法器11011001+舉例：A=1101,B=1001，計(jì)算A+B。011010011加法運(yùn)算的根本規(guī)那么：(1)逢二進(jìn)一。(2)最低位是兩個(gè)數(shù)最低位的疊加，不需考慮進(jìn)位。(3)其余各位都是三個(gè)數(shù)相加，包括加數(shù)被、加數(shù)和低位來的進(jìn)位。(4)任何位相加都產(chǎn)生兩個(gè)結(jié)果：本位和、向高位的進(jìn)位。用半加器實(shí)現(xiàn)用全加器實(shí)現(xiàn)34一、半加器半加運(yùn)算不考慮從低位來的進(jìn)位。設(shè)：A---加數(shù)；B---被加數(shù)；S---本位和；C---進(jìn)位。真值表35邏輯圖半加器ABCS邏輯符號=1&ABSC36二、全加器：an---加數(shù)；bn---被加數(shù)；cn-1---低位的進(jìn)位；sn---本位和；cn---進(jìn)位。真值表37半加和：所以，全加和：anbncn-1sncn全加器邏輯圖邏輯符號半加器半加器1anbncn-1sncns's'c'c'38

全加器SN74LS183的管腳圖114SN74LS1831an1bn1cn-11cn1sn2cn-12cn2sn2an2bnUccGND39例：用一片SN74LS183構(gòu)成兩位串行進(jìn)位全加器。D1bncn-1sncn全加器anbncn-1sncn全加器anA2A1B2B1D2C串行進(jìn)位其它組件：SN74H83---四位串行進(jìn)位全加器。SN74LS283---四位超前進(jìn)位全加器。403.4.4數(shù)字比較器比較器的分類：〔1〕僅比較兩個(gè)數(shù)是否相等?！?〕除比較兩個(gè)數(shù)是否相等外，還要比較兩個(gè)數(shù)的大小。第一類的邏輯功能較簡單，下面重點(diǎn)介紹第二類比較器。41一、一位數(shù)值比較器功能表42&&1ABA<BA>BA=BABA>BA<BA=B邏輯圖邏輯符號43二、多位數(shù)值比較器比較原那么：1.先從高位比起，高位大的數(shù)值一定大。2.假設(shè)高位相等，那么再比較低位數(shù)，最終結(jié)果由低位的比較結(jié)果斷定。請根據(jù)這個(gè)原那么設(shè)計(jì)一下：每位的比較應(yīng)包括幾個(gè)輸入、輸出？44A、B兩個(gè)多位數(shù)的比較：AiBi兩個(gè)本位數(shù)（A>B）i-1（A=B）i-1（A<B）i-1低位的比較結(jié)果（A>B）i（A=B）i（A<B）i比較結(jié)果向高位輸出45每個(gè)比較環(huán)節(jié)的功能表46四位數(shù)碼比較器的真值表a3>b3

100a3=b3a2=b2a1=

b1a0=b0

010a3=b3a2=b2a1=

b1a0<b0

001a3=b3a2=b2a1=

b1a0>b0

100a3=b3a2=b2a1<b1

001

a3=b3a2=b2a1>

b1

100a3=b3a2<b2

001a3=b3a2>b2

100a3<b3

001比較輸入

輸出a3b3a2b2a1b1a0b0

LES(A>B)(A=B)(A<B)47根據(jù)比較規(guī)那么，可得到四位數(shù)碼比較器邏輯式：A=B:A<B:AB:48四位集成電路比較器74LS85A3B2A2A1B1A0B0B3B3(A<B)L(A=B)L(A>B)LA<BA=BA<BGNDA0B0B1A1A2B2A3UCC低位進(jìn)位向高位位進(jìn)位(A<B)L(A=B)L(A>B)LA<BA=BA<B49例1：七位二進(jìn)制數(shù)比較器。〔采用兩片85〕“1”必接好（A>B）L（A<B）LA>BA=BA<BA1B1A0B0A3B3A2B2（A=B）L74LS85（A>B）L（A<B）LA>BA=BA<BA1B1A0B0A3B3A2B2（A=B）L74LS85(1)(2)a3a2a1a0a6a5a4Ab3b2b1b0b6b5b4B高位片低位片50例2：設(shè)計(jì)三個(gè)四位數(shù)的比較器，可以對A、B、C進(jìn)行比較，能判斷：(1)三個(gè)數(shù)是否相等。(2)假設(shè)不相等，A數(shù)是最大還是最小。比較原那么：先將A與B比較，然后A與C比較，假設(shè)A=BA=C，那么A=B=C；假設(shè)A>BA>C，那么A最大；假設(shè)A<BA<C，那么A最小?？梢杂脙善?4LS85實(shí)現(xiàn)。51A=B=C&&A最大A最小&（A>B）L（A<B）LA>BA=BA<BC1C0C3C2（A=B）L（A>B）L（A<B）LA>BA=BA<BB1B0B3B2（A=B）L11A1A0A3A2B1B0B3B2A1A0A3A2B1B0B3B2A1A0A3A2523.4.5數(shù)據(jù)選擇器從一組數(shù)據(jù)中選擇一路信號進(jìn)行傳輸?shù)碾娐罚Q為數(shù)據(jù)選擇器?？刂菩盘栞斎胄盘栞敵鲂盘枖?shù)據(jù)選擇器類似一個(gè)多投開關(guān)。選擇哪一路信號由相應(yīng)的一組控制信號控制。A0A1D3D2D1D0W53一位數(shù)據(jù)選擇器：從n個(gè)一位數(shù)據(jù)中選擇一個(gè)數(shù)據(jù)。m位數(shù)據(jù)選擇器：從n個(gè)m位數(shù)據(jù)中選擇一個(gè)數(shù)據(jù)。W3X3Y3W3X2Y2W3X1Y1W3X0Y0A控制信號四二選一選擇器n=2,m=454四選一集成數(shù)據(jù)選擇器74LS153功能表控制端：為或，低電平有效。選擇端A1A0：為兩個(gè)4選1數(shù)據(jù)選擇器共用。其中55例：用一片74LS153組成8選1:A2=0:(1)工作；A2=1:(2)工作。D1D7D0D2D3D4D5D6Y1D01D11D21D32D02D12D22D374LS153(1)(2)BAA2(低位）(高位）A0A1選擇信號（三位）156八選一集成數(shù)據(jù)選擇器74LS151功能表57例：用兩片74LS151構(gòu)成十六選一數(shù)據(jù)選擇器???D0D7???A0A1A2???D0D7???A0A1A2&A0A1A2A3D8D15D0D7=0D0D7=1D0D758???D0D7???A0A1A2???D0D7???A0A1A2&A0A2A2A3D8D15D0D7=1D8D15=1D8D1559§3.5利用中規(guī)模組件設(shè)計(jì)組合電路中規(guī)模組件都是為了實(shí)現(xiàn)專門的邏輯功能而設(shè)計(jì)，但是通過適當(dāng)?shù)倪B接，可以實(shí)現(xiàn)一般的邏輯功能。用中規(guī)模組件設(shè)計(jì)邏輯電路，可以減少連線、提高可靠性。下面介紹用選擇器和譯碼器設(shè)計(jì)組合邏輯電路的方法。60分析一、用數(shù)據(jù)選擇器設(shè)計(jì)邏輯電路四選一選擇器功能表類似