MicroBlaze在圖像高速雙向USB傳輸中的應(yīng)用-設(shè)計應(yīng)用

精品文檔-下載后可編輯MicroBlaze在圖像高速雙向USB傳輸中的應(yīng)用-設(shè)計應(yīng)用

摘要：在空間飛行器的遙感過程中,測獲的海量數(shù)據(jù)在實時壓縮、硬盤存儲的基礎(chǔ)上,還要與PC機(jī)進(jìn)行通信。為了解決數(shù)據(jù)壓縮板在通用串行接口高速數(shù)據(jù)傳輸中雙重角色(主機(jī)/外設(shè))的矛盾,本文采用具有OTG功能的USB芯片ISP1761實現(xiàn)了協(xié)議轉(zhuǎn)換、主從自動切換控制以及上/下行高速數(shù)據(jù)傳輸。針對ISP1761支持微處理器接口的高速性能,采用Xilinx公司的Virtex4系列FPGA芯片,通過其內(nèi)嵌的MicroBlaze軟核處理器完成芯片初始化以及DMA數(shù)據(jù)傳輸控制,實現(xiàn)了對JPEG2000壓縮后圖像的45.8Mbps上/下行有效數(shù)據(jù)傳輸。

1.緒言

在空間飛行器的遙感測繪過程中，由于受到有限信道帶寬的限制，數(shù)據(jù)的壓縮處理顯得尤為重要。隨著圖像傳感技術(shù)的進(jìn)步以及對圖像質(zhì)量要求的提高，對不同設(shè)備中通用標(biāo)準(zhǔn)接口之間的數(shù)據(jù)傳輸也有了更高的要求。通用串行接口(USB)的熱插拔、高速特性使其成為各個系統(tǒng)數(shù)據(jù)高速連接的通用標(biāo)準(zhǔn)。選擇USB接口進(jìn)行數(shù)據(jù)傳輸?shù)那疤嵯?，對各種設(shè)備的小型化、低功耗要求，需要脫離體積較大的PC機(jī)來實現(xiàn)系統(tǒng)的嵌入式操作。為了解決圖像壓縮調(diào)試中壓縮板傳輸數(shù)據(jù)的雙重角色矛盾——直接硬盤存儲中圖像壓縮板為主機(jī)（Host），高速USB硬盤為外設(shè)；電腦調(diào)試中PC機(jī)為主機(jī)，圖像壓縮板為外設(shè)（Peripheral）。本文采用具有USBOTG（On-the-Go）技術(shù)的協(xié)議芯片ISP1761來完成同一端口的雙重操作，并且實現(xiàn)了自動切換。

2.OTG技術(shù)及ISP1761特性分析

USBOTG在兼容所有USB2.0特性的前提下，結(jié)合了對嵌入式應(yīng)用的新特性，其中包括低功耗、更小的USB接頭以及在同一個USB端口上實現(xiàn)了雙重角色（OTG）的功能——作為主機(jī)和外設(shè)的功能。OTG適用于沒有PC機(jī)（主設(shè)備）的情況下，實現(xiàn)從設(shè)備相互之間的對等連接。

USB2.0協(xié)議本身支持高達(dá)480Mbps的高速（highspeed）數(shù)據(jù)傳輸，并且與USB1.1規(guī)范后向兼容，而后者僅支持全速（fullspeed）12Mbps和低速（lowspeed）1.5Mbps。在具有OTG技術(shù)的USB協(xié)議芯片之中，Philips公司生產(chǎn)的芯片ISP1761不但在同一接口具有了主機(jī)/外設(shè)雙重功能（OTG），而且實現(xiàn)主機(jī)/外設(shè)的高速傳輸（highspeed支持480Mbps）。

ISP1761采用低功耗設(shè)計，正常工作時Icc<100mA，便于嵌入式應(yīng)用。

在接口形式上：ISP1761是單片高速USBOTG控制器，配備了一個OTG接口和兩個主機(jī)控制器接口，OTG接口可以通過控制線在主機(jī)/外設(shè)角色間隨時轉(zhuǎn)換，使得本系統(tǒng)可以隨時連接PC機(jī)和USB高速硬盤進(jìn)行數(shù)據(jù)傳輸調(diào)試。

在數(shù)據(jù)傳輸上：集成PLL鎖相環(huán)，可以獲得穩(wěn)定的傳輸采樣；內(nèi)部FIFO進(jìn)行數(shù)據(jù)緩沖；支持DMA傳輸方式，支持HNP（HostNegotiationProtocol主機(jī)通信協(xié)議）和SRP（SessionRequestProtocol）對話請求協(xié)議技術(shù)，采用請求/應(yīng)答機(jī)制進(jìn)行快速數(shù)據(jù)交換。

在控制方面：采用通用處理器接口，可以方便的連接到各種CPU單元。特別是支持RISC處理器接口，能夠和XilinxFPGA軟核MicroBlaze直接相連，實現(xiàn)高速控制。

3.MicroBlaze系統(tǒng)結(jié)構(gòu)及其ISP1761連接方法

MicroBlaze嵌入式軟核是一個被Xilinx公司優(yōu)化過的可以嵌入在FPGA中的RISC處理器軟核，MicroBlaze采用的數(shù)據(jù)總線和指令總線是分開的，總線接口有LMB和IBM的OPB兩種，其中，LMB為有效的塊RAM傳輸提供簡單的同步協(xié)議，而OPB接口提供片上、片外設(shè)備和外設(shè)存儲器之間的連接，MicroBlaze還提供XilinxCacheLink(XCL)的接口，XCL為Caches和特定的外部存儲器控制器提供一個快速的從設(shè)備方仲裁流接口，MicroBlaze也支持高達(dá)8個快速單一連接端口(FSL),FSL提供一個快速的非仲裁流通信機(jī)制，而每一個又可分主接口和從接口。

MicroBlaze軟核處理器與ISP1761連接操作示意圖如圖1所示。

內(nèi)部可尋址的主機(jī)控制器緩沖存儲器（即內(nèi)部RAM）大小為63kB，包括傳輸描述和有效載荷PTD（PhilipsTransferDescriptor）和payload兩部分，PTD區(qū)域和payload區(qū)域都被分成三個部分，ISO(Isochronous)、INT（Interrupt）、ATL（AcknowledgedTransferList），可以進(jìn)行如圖2所示的分區(qū)管理。無論是與MicroBlaze還是與USB硬盤進(jìn)行數(shù)據(jù)傳輸都需要訪問1761內(nèi)部RAM，即數(shù)據(jù)必須通過PIO模式或DMA模式傳輸?shù)絇TD區(qū)域和payload區(qū)域才能進(jìn)行協(xié)議轉(zhuǎn)換等操作，具體區(qū)域需要由ISP1761內(nèi)部的仲裁機(jī)構(gòu)來裁定。

因為ISP1761的初始化主要是對內(nèi)部寄存器賦值，因此采用PIO模式。通過CS_N、WR_N、RD_N來訪問寄存器和存儲器。當(dāng)USB接口進(jìn)行高速數(shù)據(jù)傳輸時，則采用DMA方式。通過DACK、WR_N、RD_N來訪問。ISP1761的DMA傳輸長度支持1，4，8，16個字，在DMA傳輸開始的時候，DREQ有效。DMA訪問時序如圖2所示。

4.調(diào)試系統(tǒng)硬件實現(xiàn)以及工作過程

4.1調(diào)試系統(tǒng)硬件組成

本系統(tǒng)所實現(xiàn)的是測繪圖像數(shù)據(jù)壓縮以及USB接口的數(shù)據(jù)傳輸。如圖3所示，由圖像傳感器獲取的圖像數(shù)據(jù)經(jīng)過FIFO緩存后，經(jīng)由FPGA進(jìn)行JPEG2000標(biāo)準(zhǔn)下的圖像壓縮，壓縮程序由VerilogHDL硬件描述語言實現(xiàn)，壓縮后的數(shù)據(jù)流在MicroBlaze軟核處理器的控制下，暫存到DDRRAM中，進(jìn)行連續(xù)相關(guān)圖像比較及其處理，將圖像數(shù)據(jù)存儲到高速USB硬盤中。但在調(diào)試的過程中，需要對壓縮算法進(jìn)行驗證和*估，即將需要存儲到高速USB硬盤的數(shù)據(jù)流直接連接輸入到PC機(jī)中，在PC機(jī)中進(jìn)行數(shù)據(jù)顯示、處理和識別等方面的*估，因此調(diào)試中要頻繁的將同一個USBOTG高速接口在高速USB硬盤和PC機(jī)USB接口中調(diào)換。

設(shè)計中CCD傳感器采用2200萬像素(4008×5344)的超大分辨率全幀CCD圖像傳感器FTF4052M。FIFO采用IDT公司的IDT72V2113，容量為512K×9bit。FPGA采用Xilinx公司的Virtex4FX12，它集成PowerPC405硬核處理器和MicroBlaze軟核處理器，可以通過IP核方便的連接SRAM和DDRSDRAM進(jìn)行數(shù)據(jù)暫存或高速緩沖存儲，DDRRAM采用HYB25D256160BT，軟核也可以針對ISP1761的預(yù)留MicroBlaze接口直接對其進(jìn)行高速控制，其中JPEG2000壓縮部分為自己編制已做成用戶自定義IP核，直接添加到MicroBlaze軟核處理器中。

4.2MicroBlaze軟件配置流程

系統(tǒng)采用ISEEDK（EmbeddedDevelopmentKit）中的BaseSystemBuilderWizard來快速構(gòu)建基于MicroBlaze軟核處理系統(tǒng)。在XPS（XilinxPlatform.Studio）平臺下進(jìn)行硬核配置。首先定義內(nèi)部所用各種存儲器（BRAM，DDRRAM）以及應(yīng)用總線（LMB，OPB）和接口，之后添加JPEG2000的IP核，對用戶IP核進(jìn)行各種導(dǎo)入操作，包括總線形式選擇、主從配置、分配地址空間、添加端口信號、將端口信號連接到FPGA管腳上，并且定義成外部管腳。軟件工程設(shè)計主要包括：軟件工作環(huán)境設(shè)置，對設(shè)備驅(qū)動進(jìn)行調(diào)整，添加應(yīng)用軟件，自己編寫的應(yīng)用C固件程序添加到軟件工程之中，產(chǎn)生位流文件。

4.3OTG芯片控制流程

OTG引腳可以分別連接到PC機(jī)和高速USB硬盤，而OTG的主機(jī)/外設(shè)作用選擇取決于ISP1761中的ID引腳，引腳值由連接到USBmini-AB插座上的插頭類型決定。如果ID為低（mini-A插頭），為主機(jī)A-device。如果ID為高（mini-B插頭），為外圍設(shè)備B-device，這樣就實現(xiàn)了智能主從選擇，方便隨時改變硬件進(jìn)行壓縮調(diào)試。

ISP1761引腳VBUS開/關(guān)之間的時間（session）是交換數(shù)據(jù)過程。主機(jī)和外設(shè)都可以開始一個數(shù)據(jù)傳輸過程，在一個傳輸過程里面主機(jī)的作用能夠通過HNP在A、B設(shè)備中隨時改變。如果主機(jī)開始一個數(shù)據(jù)傳輸，通過使能電荷泵來有效VBUS。外設(shè)檢測到VBUS有效后，通過使能DP線上的上拉電阻來確定自己外設(shè)地位。主機(jī)檢測到遠(yuǎn)程上拉電阻則也確定了自己的主機(jī)地位。主機(jī)就可以和外設(shè)進(jìn)行通信。結(jié)束通信則通過無效VBUS來實現(xiàn)。

如果外設(shè)開始一個數(shù)據(jù)傳輸，必須通過數(shù)據(jù)線脈沖或者VBUS脈沖來初始化SRP。當(dāng)主機(jī)檢測到SRP事件，則有效VBUS（只有主機(jī)才能有效VBUS），這時就確定了自己的地位。SRP初始化過程如表1所示。主機(jī)對兩件SRP事件有反應(yīng)：數(shù)據(jù)線脈沖或VBUS脈沖。當(dāng)用數(shù)據(jù)線脈沖時，ISP1761能夠檢測DP脈沖。這意味著僅為外圍設(shè)備必須通過DP來初始化數(shù)據(jù)線脈沖。

當(dāng)主機(jī)通過OTG描述符而檢測到支持HNP的外設(shè)時，主機(jī)就會通過使用SetFeature（b_hnp_enable）命令使能HNPhand-off，之后進(jìn)入懸空狀態(tài)。外設(shè)信號就會通過無效自己的上拉電阻來獲得主機(jī)地位。而主機(jī)則認(rèn)可了自己的外設(shè)地位。此時，外設(shè)就作為主機(jī)來進(jìn)行各種通信，直到外設(shè)結(jié)束通信，兩者又返回各自狀態(tài)。HNP是對話時用來在默認(rèn)主機(jī)（A-device）和默認(rèn)外設(shè)（B-device）之間傳輸主機(jī)控制。如果B-device想利用總線，就給A-device給發(fā)送斷開信號。這樣，A-device就獲得外設(shè)地位，B-device則獲得主機(jī)地位。

5.結(jié)束語

通過將壓縮后的協(xié)議轉(zhuǎn)換前圖像、讀出高速USB硬盤中的圖像、連接到主機(jī)USB接口采集的