8位微控制器體系架構的設計研究

——文章來源網(wǎng)絡，僅供個人學習參考——文章來源網(wǎng)絡，僅供個人學習參考位微控制器體系架構的設計研究1.引言微控制器（ ）自上世紀年代出現(xiàn)以來，在將近30年的時間里得到了迅猛的發(fā)展和廣泛的應用。隨著微電子技術的飛速發(fā)展，微控制器以其性能好、體積小、價格優(yōu)、功能齊全等突出優(yōu)點被廣泛應用于家用電器、計算和外設、通訊、工業(yè)控制、自動化生產(chǎn)、智能化設備以及儀器儀表等領域，成為科研、教學、工業(yè)技術改造最得力的工具。從最初采用普林斯頓結構的簡單微控制器到現(xiàn)在普遍采用哈佛總線結構的微控制器，微控制器取得了飛速的發(fā)展。8位微控制器目前應用數(shù)量最大的微控制器，也是目前最多公司致力耕耘的市場；其市場及價格競爭都極為激烈，各種多功能需求以及不同規(guī)格的產(chǎn)品推陳出新的速度也極為快速。隨著集成電路和半導體工藝技術的快速發(fā)展， 和 技術的不斷競爭和融合，電子產(chǎn)品的設計逐漸向系統(tǒng)性能更好、功耗更小、成本更低、可靠性更高、開發(fā)更容易的方向發(fā)展。因此，迅速推出符合市場需求的高性價比、低功耗、高經(jīng)濟效益的位微控制器芯片或 成為了現(xiàn)今不少公司競爭相逐的熱點。2.目前8位微控制器的更新和設計趨勢對于不同的微控制器（）產(chǎn)品應用，不僅需要考慮不同廠家的性價比，而且還需要考慮不同指令系統(tǒng)下應用特點。針對不斷涌現(xiàn)出來的新的智能化電子產(chǎn)品，們一直在開發(fā)適合于不同嵌入式系統(tǒng)應用的新產(chǎn)品不同廠家的產(chǎn)品其指令集各不相同，特別是指令集系統(tǒng)架構的不同，如市場上廣泛應用的系列和系列微控制器則分別采用指令系統(tǒng)和指令系統(tǒng)。微控制器按照指令系統(tǒng)可以分為 S、類( )等幾種。傳統(tǒng)的 控制器屬于型，其代碼密度高，但大多數(shù)指令需要多個時鐘周期完成。 型一般指令密度較低，但指令效率很高。類型則兼有和的優(yōu)點。和類之所以有如此高的指令效率，得益于小指令集帶來的硬布線結構和流水線結構。簡單的指令集可以用硬布線進行指令譯碼，而不需要用微碼控制的方式，提高了譯碼的效率。流水線結構將指令分成幾步完成，在流水線填滿工作時，每條指令的平均執(zhí)行時間()在個時鐘周期左右一般來說， 比同等的要快一—70，%同時更容易設計和糾錯。因此，目前對8位微控制器的產(chǎn)品開發(fā)和研究設計主要是以兼容市場上已被客戶廣泛采用的產(chǎn)品為前提，不斷提高性能并降低功耗以適應市場競爭和技術發(fā)展。對于原先為 指令系統(tǒng)的微控制器產(chǎn)品，在層出不窮的更新系列中已經(jīng)漸漸的融合進了 思想；對于采用 指令系統(tǒng)的微控制器來說，更多的做法仍然是針對高性能低功耗的需求對其整個體系架構不斷地進行優(yōu)化和改善，尤其是流水線結構的改進最為多見。本文正是在種形勢下提出的，主要討論體系架構的位微控制器產(chǎn)品的設計技術。微處理器的結構特征和設計原則雖然現(xiàn)在業(yè)界對 處理器應該具有什么特征還有不同的看法，但是各種 結構都有一些共性：（）采用哈佛總線結構，大多數(shù)指令在一個時鐘周期內(nèi)完成以便于實現(xiàn)結構流水化；（2）采用獨立且簡單的裝載/存儲結構；（3）指令解碼通常都是硬連線實現(xiàn)而不是微解碼，以便加快執(zhí)行速度；（4）多數(shù)指令具有固定格式，以簡化指令編碼和譯碼；（5）較小的指令集和少數(shù)幾種尋址模式；（6）數(shù)據(jù)通道流水線化，使處理過程高度并行；（7）采用大容量高速寄存器堆（或稱為寄存器文件），盡量避免與速度較低的系統(tǒng) 交換數(shù)據(jù)。盡量將運算數(shù)據(jù)存放在寄存器中，從而減少訪問內(nèi)存的次數(shù)。根據(jù)以上的討論，下文重點從體系架構的角度出發(fā)，就高性能、低功耗兩方面對位 微控制器在設計中的關鍵技術進行了探討研究。4.關鍵技術指令集的選取控制器系統(tǒng)的使用跟軟件編程與硬件設計之間的規(guī)格接口密切相關，這個接口就是微控制器的指令集。指令體系結構（）是進行微處理器軟硬件協(xié)同設計的前提。指令集必須完備，使所有可計算的功能都在合理的程序空間內(nèi)得以實現(xiàn)；而且指令集又必須是高效的，以便使常用的功能可以用相對少的指令實現(xiàn)。因此，提供給應用軟件開發(fā)的微控制器系統(tǒng)必須有一個完備而高效的指令集。指令集直接決定微控制器的內(nèi)部硬件結構，同時也是用戶程序編譯生成目標代碼的依據(jù)。指令集的最終確定與整個系統(tǒng)所需的程序存儲器、數(shù)據(jù)存儲器、寄存器變量及存儲器尋址方式密切相關且相互制約。各個部件乃至具體的字節(jié)都應該有唯一的地址，以便指令集能夠正確對各個部件或字節(jié)進行辨認操作。因此也就有了相應的一系列針對不同產(chǎn)品的不同措施：1）從所需要的地址度和相應增加的寄存器來權衡指令的長度；2）對指令進行分類并分別確定各類的指令字節(jié)格式，以簡化操作控制信號的譯碼邏輯；3）增加相應的寄存器以彌補指令字節(jié)長度的不足；4）指令字節(jié)格式分配應考慮到相應部件的結構復雜度及對應的尋址方式；）存儲器、寄存器、口是否統(tǒng)一尋址。以上所列舉的并不詳盡也無先后順序之分，應該同時進行分析。相應的措施所對應的性能、功耗、設計復雜度各不一樣，應統(tǒng)一考慮。對 進行功耗分析應該從指令代碼容量和指令執(zhí)行效率兩方面考慮。指令集大小、寄存器變量、存儲器尋址方式、流水線結構等技術的選定都和指令代碼密度有緊密聯(lián)系。研究發(fā)現(xiàn)，在的精簡指令集中適當增加一些特定的復雜指令不失為提高代碼密度、保證處理器高性能、低功耗的可行方法。因此能夠產(chǎn)生高指令代碼密度的指令集無疑是 低功耗設計的首選。.具2有共享區(qū)的寄存器堆的分頁設計設計思想的最主要特點是所有的操作都是面向寄存器的。利用寄存器——寄存器操作的指令進行數(shù)據(jù)傳送，加快了速度，而且還簡化了指令控制邏輯，縮小了硬布線邏輯構成的控制部件的芯片面積。在指令中固定寄存器地址的位數(shù)必然限制寄存器的數(shù)量，但是引入高端處理器的分段、分頁的設計思想就可以擴展尋址的范圍。分段、分頁的設計思想的根本出發(fā)點在于將存儲器的線性地址分解成二維或多維地址；在指令中只表達最低維地址，而使用其它設施（如段號寄存器、頁號寄存器）用來存放高維地址。一般將寄存器堆分成若干個頁，每個頁有固定的大小，在指令中只使用寄存器的頁內(nèi)地址。在系統(tǒng)專用寄存器中設置一個頁號寄存器，通過改變其內(nèi)容來切換對不同頁寄存器的訪問。為克服單純分頁機制中的各種缺陷，通常采用具有共享區(qū)的分頁設計，這樣不僅減少了指令中寄存器邏輯地址的位數(shù)，而且在任何時候都能夠訪問系統(tǒng)寄存器，同時便于不同頁寄存器之間通過共享區(qū)中的通用寄存器交換信息。當然還得有相應的邏輯地址到物理地址的映射的方法措施。4.3程序空間的分頁設計由于和寄存器堆同樣的原因，在指令中若采用完整的程序空間地址，也會局限程序空間的大小，所以對程序空間通常也采用了分頁的設計思想，同時在不同頁內(nèi)設置了公共程序區(qū)（若指令長度完全符合程序空間地址的要求，則無需此思想），其設計思想類同于具有共享區(qū)的寄存器分頁設計，在此不再贅述。唯一與寄存器公共區(qū)不同的是：程序公共區(qū)是為程序在不同頁之間跳轉提供平臺。4流水線技術流水線設計與位 微控制器體系架構密不可分，是整個系統(tǒng)的設計核心，它的選用優(yōu)劣直接影響到系統(tǒng)的性能和功耗。流水線技術能最大限度地利用了微控制器資源，使每個部件在每個時鐘周期都工作，大大提高了效率，但由于流水線的各個段之間存在很強的依賴關系。如果處理不當，指令的運行將達不到預期的結果，因此必須熟知流水線的相關和轉移問題。其一為資源沖突，即同一時間內(nèi)爭用同一功能部件，一般為同時訪問存儲器，這就需要停頓一拍流水線；其二為數(shù)據(jù)相關沖突，有三種類型：R、AWWA、RWA，W解決該沖突使用內(nèi)部直通結構或者延遲一拍流水線；其三為控制轉移沖突，即對于條件跳轉指令，根據(jù)運算結果判斷是否跳轉，才能確定新的值，運算結果是在執(zhí)行階段后獲得，這使流水線喪失很多的性能，一般采用增加硬件預先獲得運算結果解決該沖突。越是長的流水線，相關和轉移兩大問題也越嚴重：一方面導致硬件控制電路復雜程度大大增加，另一方面，由于流水線節(jié)拍的停頓，導致值的增大及系統(tǒng)性能的下降。所以，流水線并不是越長越好，找到一個速度與效率的平衡點才是最重要的。在位 微控制器的流水線設計中，存在很多種方案。不同方案所對應的面積、速度與功耗各不相同。具體的選用則應該從多個方面融合考慮。首先應該由系統(tǒng)的工作速率要求和流水線級數(shù)、深度推導出多種具體的流水線結構方案及其所需要的嚴格時序；然后從系統(tǒng)的功耗、面積、性能及由流水線相關和轉移問題引起的設計復雜度等方面考慮出發(fā)，判斷各方案的優(yōu)劣；最后折衷選擇符合的最優(yōu)方案。5低功耗技術隨著半導體工業(yè)的迅猛發(fā)展，集成電路進入深亞微米階段，微處理器的時鐘頻率和芯片集成度不斷提高，功耗已在很多設計領域成為了首要關注的問題，這點最為突出的即是高性能微處理器和便攜電子設備產(chǎn)品。在根據(jù)系統(tǒng)功能說明進行軟硬件協(xié)同設計、確定指令體系結構時，不同的設計出發(fā)點所導致的設計功耗結果差別會很大。因此整個體系架構的確定無疑是低功耗問題應該考慮的首要問題，主要體現(xiàn)以下幾個方面：1）盡可能根據(jù)功能需求優(yōu)化指令集，簡化系統(tǒng)的譯碼單元和執(zhí)行單元；2）通過開發(fā)硬件的并行性以及功能單元的流水執(zhí)行來實現(xiàn)低功耗的結構；3）合理設置確定存儲器、寄存器的容量，減少所需的總線數(shù)目；4）系統(tǒng)硬件的各個子模塊劃分以及軟件上設置不同的工作狀態(tài)對功耗的優(yōu)化非常重要。.結束語在微控制器應用領域日益廣泛的今