單周期mips處理器設計參考習題

一、解答器器⑤對一條MIPS的裝載指令(LW)而言，關鍵路徑是什么 9

一、解答器器⑥對一條MIPS的相等則分支指令(BEQ)而言，關鍵路徑是什么 add3sll①對上述指令而言，哪些已有的單元還可以被使用②對上述指令而言，還需要增加哪些功能單元③為了支持這些指令，需要在控制單元增加哪些信號 3二、解答add3sll①對上述指令而言，哪些已有的單元還可以被使用

二、解答add3sll②對上述指令而言，還需要增加哪些功能單元器的輸出端選通器的一個輸入端，并連接至移位器的輸出 二、解答add3sll③為了支持這些指令，需要在控制單元增加哪些信號三輸入端的ALU能控制信號定義，使其可控制新增的ADD3操作b.如果增加一個移位號，以實現(xiàn)數(shù)據通道3選1(如同時考慮a和b中的兩條指令，則為4選1)為現(xiàn)

改改延成優(yōu)更快的加法加法單元-每個加法單元把已有的加法器用更快的法器替更大的寄存器寄存器寄存器堆需要更少的load和store指令這將導致指令數(shù)減少④改進前后的時鐘周期分別是多少⑤改進后將獲得多大的加速比⑥ 4二、解答二、解答④改進前后的時鐘周期分別是多少為1330ps+2100ps=1530ps。讀指儲器寫入到寄存器堆的數(shù)據)、Regs(Write)(數(shù)據寫入寄存器堆)，該路徑的延遲為400ps200ps+30ps120ps350ps30ps200ps1330ps。改延成優(yōu)更快的法每個加法元把已有的加法器用更快的加法器代更大的存器寄存器寄存器需要更少的load和store指令。這導致指令數(shù)減少改延改延成優(yōu)更快的法每個加法元把已有的加法器用更快的加法器代更大的存器寄存器寄存器需要更少的load和store指令。這導致指令數(shù)減少改延成優(yōu)更快的法每個加法元把已有的加法器用更快的加法器代更大的存器寄存器寄存器需要更少的load和store指令。這導致指令數(shù)減少二、解答⑤二、解答⑤改進后將獲得多大的加速比，因此加速比為周期由1330ps增加為1530ps，因而加速比為(1/0.95)×(1330/1530)=0.915二、解答⑥3890，更換加法器之后的總成本為3890+220=3930，相對成本為3930b.使用更大的寄存器堆的成本為3890200=4090，相對成本為4090=/=指令數(shù)據①如果處理器只需做連續(xù)取指這一件事(見圖2)，那么時鐘周期是多少②考慮一個與圖3類似的數(shù)據通路，但是假設處理器只需處理無條件相③同樣考慮一個與圖3類似的數(shù)據通路，但這次假設只需處理有條件相對跳轉指令，那么時鐘周期是多少？(請注意圖3中ALU的零輸出端不是與數(shù)據 器連接，該輸出與選擇PC值來源的多選器的控制有關)提示：圖3中靠右側的加法器延遲應當按照ALU來計 三、解答器器①如果處理器只需做連續(xù)取指這一件事(見圖2)，那么時鐘周期是多少a.由于指令 b.時鐘周期為500ps 6三、解答指令數(shù)據②考慮一個與圖3類似的數(shù)據通路，但是假設處理器只需處理無條件相a.關鍵路徑為I-Mem、Sign-extend、Shift-left-2、Add(ALU)、Mux，因20ps2ps20ps2ps120ps30ps572ps90ps20ps180ps100ps890psb.時鐘周期為500ps

三、解答指令數(shù) ③同樣考慮一個與圖類似的數(shù)據通路，但這次假設只需處理有條件相對跳轉指令，那么時鐘周期是多少？(請注意圖中ALU的零輸出端不是與數(shù)據 器連接，該輸出與選擇PC值來源的多選器的控制有關)解析：對于有條件相對跳轉指令，除存在長路徑I-Mem、Sign-extendShift-left-2、Add(ALU)、Mux外，還存在長路徑I-Mem、200ps+30ps+120ps+30ps=780ps。220ps+100ps+180ps+100ps=1100ps。 ④哪些類型的指令需要該單元⑤對哪些類型的指令而言，該單元位于關鍵路徑上⑥假設僅需支持beq指令和add指令，討論該單元的延遲變化對處理器時 7三、解答④哪些類型的指令需要該單元,

三、解答⑤對哪些類型的指令而言，該單元位于關鍵路徑上 三、解答 ⑥假設僅需支持beq指令和add指令，討論該單元的延遲變化對處理器時

指令指令數(shù)據路徑為I-Mem路徑為I-Mem、Regs(Read)、Mux、ALU、行加4的加法器延遲要大于980ps150ps

780ps，add指 、MuxRegs(Write)， 關鍵路徑的影 的加法器所在 +120ps30ps=250ps， ，從而影 ，才會b.數(shù) 器 器器

①如果僅需支持ALU類指令(如add、and等)，處理器的時鐘周期是多少②如果僅需支持lw類指令，時鐘周期是多少③如果必須支持add、beq、lw和sw指令，時鐘周期是多少8四、解答器器 如果僅需支持ALU類指令(如add、and等)，處理器的時鐘周期是多少a.時鐘周期為400ps200ps30ps+120ps+30ps+200ps=b.時鐘周期為500ps220ps+100ps+180ps100ps+220ps=解析：關鍵路徑為I-Mem、Registers(Read)、Mux(選擇ALU輸入)、ALUMux(選擇寄存器寫入端)、

四、解答數(shù)據器②如果僅需支持lw類指令，時鐘周期是多少a.時鐘周期為400ps200ps30ps+120ps+350ps30ps+200psb.時鐘周期為500ps220ps100ps180ps1000ps100ps220ps解析：關鍵路徑為I-Mem、Registers(Read)、Mux(選擇ALU輸入)、ALUD-Mem(Read)、Mux(選擇寫入寄存器堆的數(shù)據)、 四、解答指 數(shù)據③如果必須支持add、beq、lw和sw指令，時鐘周期是多少b.時鐘周期為

④數(shù) 器平均用了多少時鐘周期⑤符號擴展電路的輸入平均用了多少時鐘周期？在未用到該輸入的其他⑥如果可以將數(shù)據通 9四、解答④數(shù) 器平均用了多少時鐘周期a.平均有20%+10%=30%的時鐘周期里，會用到數(shù) b.平均有35%+15%=50%的時鐘周期里，會用到數(shù)

四、解答⑤符號擴展電路的輸入平均用了多少時鐘周期？在未用到該輸入的其他a.結果為15%+20%+20%+10%=b.結果為5%+15%+35%+15%= 四、解答⑥如果可以將數(shù)據通 b.1000ps

①設這樣測試處理器的缺陷：先給PC、寄存器堆、數(shù)據和指令 器設置一些值(可以自己選擇)，執(zhí)行一條指令，然后讀出PC、寄存器堆和 器中的值；最后檢查這些值以判斷處理器中是否存在缺陷。你能設計這樣一個方案檢查該信號上是否有固定為0缺陷嗎？數(shù) 指 ②條件同第①問，但是這次檢查固定為1缺陷。你能只設計一個測試方案同時檢查固定為0缺陷和固定為1缺陷嗎？如果可以，請解釋如何實現(xiàn)；如果不能，請說明理由。③如果我們知道一個處理器在該信號上有一個固定為1缺陷，它還能用嗎？為了使這個處理器仍然可用，須將原來能在正常MIPS處理器上運行的程序做一些變換，使之可以在這個處理器上運行。假設指令器和數(shù)據器都很大，足夠容納變換后的程序。提示：將因為該缺陷不能用的指令替換為一系列能用的指令，這一系列指令與原指令功能相同。 五、解答①假設這樣測試處理器的缺陷：先給PC、寄存器堆、數(shù)據和指令 中設置一些值(可以自己選擇)，執(zhí)行一條指令，然后讀出PC、寄存器堆和 器中的值；最后檢查這些值以判斷處理器中是否存在缺陷。你能設計這樣一個方案檢查該信號上是否有固定為0缺陷嗎？ 的立即數(shù)或者偏移量部分，因而可以采用指令ADDI$1,$0,128，該指令可以 器中的每個字都置為0，然后執(zhí)行LW$1,1024($0)，如果寄存器$1中的值不

五、解答 ②條件同第①問，但是這次檢查固定為1缺陷。你能只設計一個測試方案同時檢查固定為0缺陷和固定為1缺陷嗎？如果可以，請解釋如何實現(xiàn)；如果不能，請說明理由。a.執(zhí)行指令ADDI$1,$0,0，如果指 b.這個信號的1MemtoReg信號0MemRead0寄存器$1(0的數(shù)據沒有關$11。五、解答③如果我們知道一個處理器在該信號上有一個固定為1缺陷，它還能用嗎？為了使這個處理器仍然可用，須將原來能在正常MIPS處理器上運行的程序做一些變換，使之可以在這個處理器上運行。假設指令器和數(shù)據器都很大，足夠容納變換后的程序。提示：將因為該缺陷不能用 要用LI$1,128、SUB$1,$0,$1和LW$1,128($1)代替。

固定為④條件同第①問，這次檢測控制信號MemRead是否存在上表中的缺陷⑤條件同第①問，這次檢測控制信號Jump是否存在上表中的缺陷⑥使用第①問中描述的測試方案，可以一次對幾個不同的信號進 )。盡量使用較少的測試方案 固定為④條件同第①問，這次檢測控制信號MemRead是否存在上表中的缺陷a.如果MemRead存在固定為1缺陷，那么在每一條指令執(zhí)行的時候數(shù) 五、解答固定為⑤條件同第①問，這次檢測控制信號Jump是否存在上表中的缺陷a.Jump1J指令時的方法更新PC(如D$1,$0,$0)令 PC的值應當x PCx Jump固1。

五、解答固定為⑥使用第①問中描述的測試方案，可以一次對幾個不同的信號進 試但一般來說不可能同時測試到所有信號。試著設計一系列方案對所有多選器輸出的上表中的缺陷進 試五個多選器輸出的每一位都要測試到。盡量使用較少的測試方案。涉5RgDstJumpBranchMemtoRegAUSrc別對每一個信號a缺b是可以將數(shù)據器Jump的固定為1缺陷測試方法同(5)a 五、解答固定為⑥使用第①問中描述的測試方案，可以一次對幾個不同的信號進 試但一般來說不可能同時測試到所有信號。試著設計一系列方案對所有多選器輸出的上表中的缺陷進 試五個多選器輸出的每一位都要測試到。盡量使用較少的測試方案。 法，ADD$1,$0,$0指令會使ALU的Zero輸出為1，導致分支條件“滿足”，若 而不是x MemtoReg信號的固定為1缺陷無法準確檢測，原因參見(2)b 而不是，則說明存在缺陷。

五、解答固定為⑥使用第①問中描述的測試方案，可以一次對幾個不同的信號進 試但一般來說不可能同時測試到所有信號。試著設計一系列方案對所有多選器輸出的上表中的缺陷進 試五個多選器輸出的每一位都要測試到。盡量使用較少的測試方案。涉5RgDstJumpBranchMemtoRegAUSrc別對每一個信號a缺b是 lwLabel:bne①該指令字的值是多少②提供給寄存器堆“Readregister1端口的寄存器號是多少？該寄存器真的被讀了嗎？對于“Readregister2”呢？③提供給寄存器堆“Writeregister”端口的寄存器號是多少？該寄存器

六、解答lwLabel:bne①該指令字的值是多少100011001100000100010100001 六、解答lwLabel:bne②提供給寄存器堆“Readregister1端口的寄存器號是多少？該寄存器真的被讀了嗎？對于“Readregister2”呢？是是是是相應的寄存器就會被，但是

六、解答lwLabel:bne③提供給寄存器堆“Writeregister”端口的寄存器號是多少？該寄存器是否 控制信號控制信號④對于前面的指令而言，這兩個控制信號的值應該是多少lw⑤對圖4中的數(shù)據通路而言，寫出控制單元中實現(xiàn)這兩個信號的邏輯表 六、解答控制信號控制信號④對于前面的指令而言，這兩個控制信號的值應該是多少lw控制信號控制信號RegDst=

六、解答控制信號控制信號⑤對圖4中的數(shù)據通路而言，寫出控制單元中實現(xiàn)這兩個信號的邏輯表控制信號控制信號控制信號控制信號。

指器加法多選寄存器數(shù)器符號擴左移兩ALU控j1100000000010000010j1100000000010000010011001110000XX1X100001001010000MemWrite信號的時間有多少②圖4中哪個控制信號最不關鍵，控制單元需要在多長時間內產生該信③圖4中哪個控制信號最關鍵，控制單元需要在多長時間內產生該信號 七、解答指器加法多選寄存器數(shù)器符號擴左移兩ALU控①為了避免增加圖4中數(shù)據通路的關鍵路徑長度，留給控制單元產MemWrite信號的時間有多少–350ps580ps1000ps820ps 七、解答加法多選寄存器符號擴左移兩ALU控指器數(shù)器②圖4中哪個控制信號最不關鍵，控制單元需要在多長時間內產生該信a.Jump號具有最長的松弛時間，為1330ps400ps30ps900pb.Jump號具有最長的松弛時間，為2320ps500ps100ps172解析：所有的控制信號都必須在指令之后生成，同時一個信周號最晚必須在時鐘期結束之前到來，對于MemWrite、RegWrite和Jump只信號，由更長的松間，由于兩種情況下均是數(shù)據器的延遲>ump堆>多選器，因而J有最長的松弛時間。這個題目里面沒有考慮PC的延遲

七、解答加法多選寄存器器符號擴左移兩ALU控指器數(shù)③圖4中哪個控制信號最關鍵，控制單元需要在多長時間內產生該信號最關鍵信產生該信號可用的時ALUOp(50ps>200ps+30ps–50ps=ALUSrc(100ps> 計算的影響取決于ALUCtrl與Mux ④處理器的時鐘周期為多少⑤如果你可以加速控制信號的產生，但加快一個控制信號的代價是處理器成本增加1元。那么為了最大化性能你會加速哪些控制信號？這種性能改進的最小代價是多少？⑥如果一個處理器的成本已經很高，那么我們需要在維持處理器性能的同時降低其成本，而不是像第⑤問中所作的那樣為提高它的性能而買單。如果你可以使用更慢的邏輯來實現(xiàn)對信號的控制，并且單個控制信號每減慢，處理其成本就可以節(jié)省1元，那么在保持處理器性能的同時，你會減慢哪些控制信號，并且減慢多少來降低成本？ 七、解答七、解答④處理七、解答

⑤如果你可以加速控制信號的產生，但加快一個控制信號的代價是處理器成本增加1元。那么為了最大化性能你會加速哪些控制信號？這種性能改進的最小代價是多少？RegDst(+20ps)ALUOp(+20ps)RegDst(+100ps) 時鐘周期的影響至少變?yōu)? 七、解答⑥如果一個處理器的成本已經很高，那么我們需要在維持處理器性能的同時降低其成本，而不是像第⑤問中所作的那樣為提高它的性能而買單。如果你可以使用更慢的邏輯來實現(xiàn)對信號的控制，并且單個控制信號每減慢，處理其成本就可以節(jié)省1元，那么在保持處理器性能的同時，你會減慢哪些控制信號，并且減慢多少來降低成本？

①對該指令字而言，符號擴展單元和圖4左上角的左移兩位單元的輸出②對該指令字而言，ALU控制單元的輸入是什么③該指令執(zhí)行后的新PC值是什么？在圖4中決定該新PC值的數(shù)據通路是 八、解答①八、解答①對該指令字而言，符號擴展單元和圖4左上角的左移兩位單元的輸是什么新PC數(shù)據通PC+PC、Add(PC+4)、Mux(branch)、Mux(jump)、如果$1與$3不相等，為PC+否則，為PC+4+4×PC、A