CMOS邏輯門的電壓傳輸特性曲線與TTL邏輯門比較

CMOS邏輯門的電壓傳輸特性曲線與TTL邏輯門比較CMOS邏輯門的電壓傳輸特性曲線的外形與TTL邏輯門的外形相似，如圖18.36所示，兩者相比也有較大不同。CMOS邏輯門的輸出高電平的數(shù)值基本上等于電源供電電壓值，也就是說為了獲得一個(gè)相同的高電平值，對(duì)于CMOS集成電路所需要的供電電壓值要更小一些，或稱之為CMOS集成電路對(duì)電源電壓的利用率高。在5V供電電壓條件下，CMOS邏輯門的高電平值要比TTL邏輯門高出大約一伏多。CMOS邏輯門的輸出低電平的數(shù)值基本上等于零，一般小于0.1V，CMOS邏輯門的低電平值要比TTL邏輯門更低，所以CMOS邏輯門的邏輯擺幅比TTL邏輯門要大許多。一般條件下，CMOS的高電平比VDD小0.1V，低電平約為0.1V。不同供電電壓條件下，TTL和CMOS邏輯門的邏輯電平的范圍如圖18-4-4所示。TTL集成電路的供電電壓是5V，CMOS集成電路可以有更寬闊的供電電壓范圍，可以從一點(diǎn)幾伏到二十幾伏。低的供電電壓和微功耗，有利于便攜式電子儀器。CMOS邏輯門的閾值電平大約等于電源電壓的50%，一般在電源電壓的45%～55%之間。在5V供電電壓條件下，CMOS邏輯門的閾值要比TTL邏輯門的閾值高出大約1V，因此CMOS邏輯門的抗干擾能力要比TTL邏輯門高，特別是在低電平這一側(cè)。圖18-4-3CMOS電壓傳輸特性曲線CMOS邏輯門的缺點(diǎn)是比較容易受到靜電的損傷，由于場(chǎng)效應(yīng)管的柵極源極之間幾乎是絕緣的，電阻十分大，而柵源之間的電容又較小。所以一旦受到靜電的影響，柵源之間會(huì)有較高的電壓產(chǎn)生，這個(gè)電壓很可能擊穿柵極，使場(chǎng)效應(yīng)管損壞。不過現(xiàn)在制造的MOS集成電路都有輸入保護(hù)回路，用以防止靜電損傷，但仍應(yīng)注意靜電的危害。以下兩個(gè)問題，雖不一定是缺點(diǎn)，需要注意。CMOS電路的功耗很小是指它的靜態(tài)功耗很小，動(dòng)態(tài)功耗不一定小。由于靜態(tài)功耗極小，所以在MOS管的開關(guān)過程中，會(huì)有NMOS管從開到關(guān)，PMOS管從關(guān)到開，或NMOS管從關(guān)到開，PMOS管從開到關(guān)的暫短同時(shí)導(dǎo)通的時(shí)間，這樣就形成了動(dòng)態(tài)功耗。CMOS電路的動(dòng)態(tài)功耗基本上隨工作頻率的增加而線性增加，在靜態(tài)時(shí)，CMOS電路的靜態(tài)功耗在微瓦數(shù)量級(jí)，在工作頻率達(dá)到1MHz時(shí)，可能達(dá)到毫瓦數(shù)量級(jí)。TTL邏輯門和CMOS邏輯門的速度功耗曲線見圖18-4-5。圖18-4-4CMOS和TTL邏輯門的邏輯電平圖18-4-5速度功耗曲線CMOS電路既然沒有輸入電流，那么它的扇出系數(shù)是否很大？答案是否定的。因?yàn)閺碾娏鞯慕嵌龋珻MOS門是可以帶很多很多的門，但從動(dòng)態(tài)的情況看，帶的門越多，輸出端的分布電容也越大，相當(dāng)CL很大，時(shí)間常數(shù)加大。這就使輸出電壓從低電平向高電平變化時(shí)，上升沿變慢，限制了該邏輯門的工作速度。所以CMOS電路的扇出也不是十分的大，扇出主要受制于邏輯門的工作速度。低速時(shí)，可以帶較多的門，高速工作時(shí)，就帶不了那么多了。CMOS邏輯電路CMOS是單詞的首字母縮寫，代表互補(bǔ)的金屬氧化物半導(dǎo)體(ComplementaryMetal-Oxide-Semiconductor)，它指的是一種特殊類型的電子集成電路(IC)。集成電路是一塊微小的硅片，它包含有幾百萬(wàn)個(gè)電子元件。術(shù)語(yǔ)IC隱含的含義是將多個(gè)單獨(dú)的集成電路集成到一個(gè)電路中，產(chǎn)生一個(gè)十分緊湊的器件。在通常的術(shù)語(yǔ)中，集成電路通常稱為芯片，而為計(jì)算機(jī)應(yīng)用設(shè)計(jì)的IC稱為計(jì)算機(jī)芯片。

雖然制造集成電路的方法有多種，但對(duì)于數(shù)字邏輯電路而言CMOS是主要的方法。桌面?zhèn)€人計(jì)算機(jī)、工作站、視頻游戲以及其它成千上萬(wàn)的其它產(chǎn)品都依賴于CMOS集成電路來(lái)完成所需的功能。當(dāng)我們注意到所有的個(gè)人計(jì)算機(jī)都使用專門的CMOS芯片，如眾所周知的微處理器，來(lái)獲得計(jì)算性能時(shí)，CMOSIC的重要性就不言而喻了。CMOS之所以流行的一些原因?yàn)?

?邏輯函數(shù)很容易用CMOS電路來(lái)實(shí)現(xiàn)。

?CMOS允許極高的邏輯集成密度。其含義就是邏輯電路可以做得非常小，可以制造在極小的面積上。

?用于制造硅片CMOS芯片的工藝已經(jīng)是眾所周知，并且CMOS芯片的制造和銷售價(jià)格十分合理。

這些特征及其它特征都為CMOS成為制造IC的主要工藝提供了基礎(chǔ)。

CMOS可以作為學(xué)習(xí)在電子網(wǎng)絡(luò)中如何實(shí)現(xiàn)邏輯功能的工具。CMOS它允許我們用簡(jiǎn)單的概念和模型來(lái)構(gòu)造邏輯電路。而理解這些概念只需要基本的電子學(xué)概念。

CMOS邏輯門電路的系列及主要參數(shù):

1．CMOS邏輯門電路的系列

CMOS集成電路誕生于20世紀(jì)60年代末，經(jīng)過制造工藝的不斷改進(jìn)，在應(yīng)用的廣度上已與TTL平分秋色，它的技術(shù)參數(shù)從總體上說，已經(jīng)達(dá)到或接近TTL的水平，其中功耗、噪聲容限、扇出系數(shù)等參數(shù)優(yōu)于TTL。CMOS集成電路主要有以下幾個(gè)系列。

（1）基本的CMOS——4000系列。

這是早期的CMOS集成邏輯門產(chǎn)品，工作電源電壓范圍為3～18V，由于具有功耗低、噪聲容限大、扇出系數(shù)大等優(yōu)點(diǎn)，已得到普遍使用。缺點(diǎn)是工作速度較低，平均傳輸延遲時(shí)間為幾十ns，最高工作頻率小于5MHz。

（2）高速的CMOS——HC（HCT）系列。

該系列電路主要從制造工藝上作了改進(jìn)，使其大大提高了工作速度，平均傳輸延遲時(shí)間小于10ns，最高工作頻率可達(dá)50MHz。HC系列的電源電壓范圍為2～6V。HCT系列的主要特點(diǎn)是與TTL器件電壓兼容，它的電源電壓范圍為4.5～5.5V。它的輸入電壓參數(shù)為VIH（min）=2.0V；VIL（max）=0.8V，與TTL完全相同。另外，74HC/HCT系列與74LS系列的產(chǎn)品，只要最后3位數(shù)字相同，則兩種器件的邏輯功能、外形尺寸，引腳排列順序也完全相同，這樣就為以CMOS產(chǎn)品代替TTL產(chǎn)品提供了方便。

（3）先進(jìn)的CMOS——AC（ACT）系列

該系列的工作頻率得到了進(jìn)一步的提高，同時(shí)保持了CMOS超低功耗的特點(diǎn)。其中ACT系列與TTL器件電壓兼容，電源電壓范圍為4.5～5.5V。AC系列的電源電壓范圍為1.5～5.5V。AC（ACT）系列的邏輯功能、引腳排列順序等都與同型號(hào)的HC（HCT）系列完全相同。

2．CMOS邏輯門電路的主要參數(shù)

CMOS門電路主要參數(shù)的定義同TTL電路，下面主要說明CMOS電路主要參數(shù)的特點(diǎn)。

（1）輸出高電平VOH與輸出低電平VOL。CMOS門電路VOH的理論值為電源電壓VDD，VOH（min）=0.9VDD；VOL的理論值為0V，VOL（max）=0.01VDD。所以CMOS門電路的邏輯擺幅（即高低電平之差）較大，接近電源電壓VDD值。

（2）閾值電壓Vth。從CMOS非門電壓傳輸特性曲線中看出，輸出高低電平的過渡區(qū)很陡，閾值電壓Vth約為VDD/2。

（3）抗干擾容限。CMOS非門的關(guān)門電平VOFF為0.45VDD，開門電平VON為0.55VDD。因此，其高、低電平噪聲容限均達(dá)0.45VDD。其他CMOS門電路的噪聲容限一般也大于0.3VDD，電源電壓VDD越大，其抗干擾能力越強(qiáng)。

（4）傳輸延遲與功耗。CMOS電路的功耗很小，一般小于1mW/門，但傳輸延遲較大，一般為幾十ns/門，且與電源電壓有關(guān)，電源電壓越高，CMOS電路的傳輸延遲越小，功耗越大。前面提到74HC高速CMOS系列的工作速度己與TTL系列相當(dāng)。

（5）扇出系數(shù)。因CMOS電路有極高的輸入阻抗，故其扇出系數(shù)很大，一般額定扇出系數(shù)可達(dá)50。但必須指出的是，扇出系數(shù)是指驅(qū)動(dòng)CMOS電路的個(gè)數(shù)，若就灌電流負(fù)載能力和拉電流負(fù)載能力而言，CMOS電路遠(yuǎn)遠(yuǎn)低于TTL電路。

CMOS邏輯門電路是在TTL電路問世之后，所開發(fā)出的第二種廣泛應(yīng)用的數(shù)字集成器件，從發(fā)展趨勢(shì)來(lái)看，由于制造工藝的改進(jìn)，CMOS電路的性能有可能超越TTL而成為占主導(dǎo)地位的邏輯器件。CMOS電路的工作速度可與TTL相比較，而它的功耗和抗干擾能力則遠(yuǎn)優(yōu)于TTL。此外，幾乎所有的超大規(guī)模存儲(chǔ)器件，以及PLD器件都采用CMOS藝制造，且費(fèi)用較低。早期生產(chǎn)的CMOS門電路為4000系列，隨后發(fā)展為4000B系列。當(dāng)前與TTL兼容的CMO器件如74HCT系列等可與TTL器件交換使用。

MOS管主要參數(shù)：1.開啟電壓VT

?開啟電壓（又稱閾值電壓）：使得源極S和漏極D之間開始形成導(dǎo)電溝道所需的柵極電壓；?標(biāo)準(zhǔn)的N溝道MOS管，VT約為3～6V；?通過工藝上的改進(jìn)，可以使MOS管的VT值降到2～3V。

2.直流輸入電阻RGS

?即在柵源極之間加的電壓與柵極電流之比

?這一特性有時(shí)以流過柵極的柵流表示

?MOS管的RGS可以很容易地超過1010Ω。

3.漏源擊穿電壓BVDS

?在VGS=0（增強(qiáng)型）的條件下，在增加漏源電壓過程中使ID開始劇增時(shí)的VDS稱為漏源擊穿電壓BVDS

?ID劇增的原因有下列兩個(gè)方面：

（1）漏極附近耗盡層的雪崩擊穿

（2）漏源極間的穿通擊穿

?有些MOS管中，其溝道長(zhǎng)度較短，不斷增加VDS會(huì)使漏區(qū)的耗盡層一直擴(kuò)展到源區(qū)，使溝道長(zhǎng)度為零，即產(chǎn)生漏源間的穿通，穿通后源區(qū)中的多數(shù)載流子，將直接受耗盡層電場(chǎng)的吸引，到達(dá)漏區(qū)，產(chǎn)生大的ID

4.柵源擊穿電壓BVGS

?在增加?xùn)旁措妷哼^程中，使柵極電流IG由零開始劇增時(shí)的VGS，稱為柵源擊穿電壓BVGS。

5.低頻跨導(dǎo)gm

?在VDS為某一固定數(shù)值的條件下，漏極電流的微變量和引起這個(gè)變化的柵源電壓微變量之比稱為跨導(dǎo)

?gm反映了柵源電壓對(duì)漏極電流的控制能力

?是表征MOS管放大能力的一個(gè)重要參數(shù)

?一般在十分之幾至幾mA/V的范圍內(nèi)

6.導(dǎo)通電阻RON

?導(dǎo)通電阻RON說明了VDS對(duì)ID的影響，是漏極特性某一點(diǎn)切線的斜率的倒數(shù)

?在飽和區(qū)，ID幾乎不隨VDS改變，RON的數(shù)值很大，一般在幾十千歐到幾百千歐之間

?由于在數(shù)字電路中，MOS管導(dǎo)通時(shí)經(jīng)常工作在VDS=0的狀態(tài)下，所以這時(shí)的導(dǎo)通電阻RON可用原點(diǎn)的RON來(lái)近似

?對(duì)一般的MOS管而言，RON的數(shù)值在幾百歐以內(nèi)

7.極間電容

?三個(gè)電極之間都存在著極間電容：柵源電容CGS、柵漏電容CGD和漏源電容CDS

?