第 7 章－第 5 講 高級(jí) DMA 操作

第五次課高級(jí)DMA操作過程在現(xiàn)代微型計(jì)算機(jī)中，采用兩片類8237模塊級(jí)連來組成DMA控制邏輯，除一個(gè)通道用于級(jí)連外，具有7個(gè)獨(dú)立的可編程通道。第一個(gè)DMA控制器提供通道0～通道3，第二個(gè)DMA控制器提供通道5～通道7，DMA的通道4用于兩個(gè)DMA控制器的級(jí)連，通道4不能用于任何其它目的，每個(gè)DMA控制器中各通道的優(yōu)先級(jí)可采用固定模式或旋轉(zhuǎn)模式

。8237級(jí)連應(yīng)用

DMA控制器級(jí)連結(jié)構(gòu)圖

通道0通道1通道2通道3DMA控制器1HRQ(到CPU)DMA控制器2通道4通道5通道6通道7第一個(gè)DMA控制器在應(yīng)用上與IBMPC/XT機(jī)中8237保持兼容，所提供的通道0～通道3按字節(jié)傳輸進(jìn)行計(jì)數(shù)，而通道5～通道7為16位傳輸，按字傳輸進(jìn)行計(jì)數(shù)。這種級(jí)連的DMA控制器組遵從ISA兼容規(guī)范的24位尋址，每個(gè)通道包括一個(gè)16位ISA兼容的當(dāng)前寄存器，用于存放24位地址中的低16位，與ISA兼容的頁面寄存器保存24位地址中的高8位。通道0～通道3占用的I/O端口地址為00h～0Fh，頁面寄存器分別為87h、83h、81h、82h。通道4～通道7占用的I/O端口地址為C0h～DFh中的偶數(shù)地址，通道5～通道7頁面寄存器地址分別為8Bh、89h、8Ah。8237級(jí)連應(yīng)用

有兩種協(xié)議支持PCI設(shè)備與存儲(chǔ)器之間的DMA傳輸：PC/PCI協(xié)議和分布式DMA協(xié)議。PC/PCI方式的DMA通過專門的REQUEST和GRANT信號(hào)，允許PCI設(shè)備請(qǐng)求DMA控制器中指定的DMA通道進(jìn)行DMA傳輸，在DMA控制器接收到一個(gè)請(qǐng)求，并獲得對(duì)PCI總線的控制權(quán)之后，便執(zhí)行一次兩周期的傳輸。在總線轉(zhuǎn)換橋邏輯功能0配置空間中，有一個(gè)16位的配置寄存器(偏移地址通常為90h)，它分成7個(gè)2位域，這些域用于配置7個(gè)DMA通道。PCI總線上的DMA操作

PCIDMA執(zhí)行過程與標(biāo)準(zhǔn)DMA執(zhí)行過程不同，標(biāo)準(zhǔn)DMA執(zhí)行過程中的DMA控制器通過DREQ/DACK信號(hào)直接支持各通道的DMA請(qǐng)求與應(yīng)答，對(duì)于PCIDMA執(zhí)行過程中的DMA請(qǐng)求與應(yīng)答采用的是一種以信號(hào)對(duì)REQ＃/GNT＃為參考的PC/PCI串行協(xié)議，該協(xié)議也稱為擴(kuò)展通道通過協(xié)議。

PCI請(qǐng)求設(shè)備必須對(duì)通道的請(qǐng)求信息進(jìn)行編碼，為了響應(yīng)DMA通道請(qǐng)求0～7，CH0～CH7必須維持一個(gè)時(shí)鐘周期的有效高電平。

PCIDMA擴(kuò)展協(xié)議

PCIDMA擴(kuò)展協(xié)議

PCICLKREQ#GNT#CH0CH1CH2CH3CH4CH5CH6CH7起始位0位1位2起始

DMA控制器在GNT＃上給出許可通道的編碼信息，這些二進(jìn)制位與圖7－24所顯示的意義相同。例如：編碼值[起始:位0:位1:位2]＝0100時(shí)，表示DMA控制器許可通道1上的DMA請(qǐng)求；編碼值[起始:位0:位1:位2]＝0011時(shí)，表示DMA控制器許可通道6上的DMA請(qǐng)求。

由于標(biāo)準(zhǔn)的DMA控制器并不提供對(duì)PCIDMA擴(kuò)展協(xié)議的支持，因此必須在標(biāo)準(zhǔn)DMA控制器的基礎(chǔ)上，提供一個(gè)擴(kuò)展的PCIDMA輔助邏輯來完成這種協(xié)議與標(biāo)準(zhǔn)DMA控制器之間的接口。按PC/PCIDMA串行協(xié)議設(shè)計(jì)的這種接口滿足書中3條要求，以支持現(xiàn)代微型計(jì)算機(jī)對(duì)DMA傳輸?shù)撵`活應(yīng)用。

PCIDMA擴(kuò)展協(xié)議與支持ISA中的直接傳輸周期(即相當(dāng)于一次I/O讀/寫周期)不同，DMA控制器采用雙周期傳輸來支持PC/PCIDMA傳輸，該雙周期由先讀取I/O設(shè)備周期后寫入存儲(chǔ)器周期組成，或由先讀取存儲(chǔ)器周期后寫入I/O設(shè)備周期組成。該雙周期中與存儲(chǔ)器相關(guān)的部分產(chǎn)生一個(gè)PCI類型的存儲(chǔ)器讀或存儲(chǔ)器寫總線周期，以此來尋址所選擇的存儲(chǔ)器，存儲(chǔ)器單元的地址由DMA控制器的當(dāng)前地址寄存器提供；與I/O相關(guān)的部分產(chǎn)生一個(gè)PCI類型的I/O周期，其I/O端口地址根據(jù)PCI周期類型的不同而不同，對(duì)于正常的I/O讀/寫周期，傳輸期間為00h，最后一次傳輸為04h；對(duì)于校驗(yàn)方式I/O讀周期，傳輸期間為0C0h，最后一次傳輸為0C4h。PCIDMA擴(kuò)展周期

分布式DMA是基于CPU對(duì)8237訪問的監(jiān)視。如果CPU發(fā)現(xiàn)針對(duì)存儲(chǔ)器的訪問與一些“分布”在PCI外設(shè)中的DMA通道相聯(lián)系，那么在CPU完成訪問之前，DMA控制器就收集或廣播數(shù)據(jù)。在這種方式下，CPU認(rèn)為它訪問的是一個(gè)標(biāo)準(zhǔn)8237，盡管這些寄存器并不位于DMA控制器中。分布式DMA

智能驅(qū)動(dòng)電路IDE(IntelligentDriveElectronics)亦稱作ATA(PC/ATAttached－PC/AT附屬)端口，支持微型計(jì)算機(jī)系統(tǒng)與硬盤等外部存儲(chǔ)器的連接。在IBM推出PC/AT時(shí)，驅(qū)動(dòng)硬盤的控制電路是一個(gè)單獨(dú)的適配卡，它插在PC/AT或ISA槽中，用一個(gè)低級(jí)串行接口連到硬盤構(gòu)件，后來硬盤生產(chǎn)廠家將硬盤控制電路與硬盤構(gòu)件封裝在一起，整個(gè)稱為硬盤驅(qū)動(dòng)器，硬盤驅(qū)動(dòng)器的接口實(shí)際上是ISA總線信號(hào)的一個(gè)子集，這種接口就稱為IDE接口，IDE接口最大支持528MB的硬盤驅(qū)動(dòng)器。

智能驅(qū)動(dòng)電路IDE接口

IDE接口信號(hào)定義

引腳編號(hào)功能定義引腳編號(hào)功能定義引腳編號(hào)功能定義引腳編號(hào)功能定義1:RESET復(fù)位鍵11:DD3D_321:DMARQDMA請(qǐng)求31:INTRQ中斷請(qǐng)求2:GND地12:DD12D_1222:GND地32:IOCS1616位I/O3:DD7D_713:DD2D_223:DIOWI/O寫33:DA1地址位A14:DD8D_814:DD13D_1324:GND地34:PDIAQ診斷信號(hào)5:DD6D_615:DD1D_125:DIORI/O讀35:DA0地址位A06:DD9D_916:DD14D_1426:GND地36:DA2地址位A27:DD5D_517:DD0D_027:IORDYI/O準(zhǔn)備好37:CS0片選08:DD10D_1018:DD15D_1528:CSEL電纜選擇38:CS2片選29:DD4D_419:GND地29:DMACKDMA應(yīng)答39:DASP設(shè)備有效10:DD11D_1120:鍵位30:GND地40:GND地通過改進(jìn)IDE接口性能，使其支持對(duì)多個(gè)驅(qū)動(dòng)器接口(一般支持兩個(gè)接口：第一個(gè)IDE接口和第二個(gè)IDE接口)，提高數(shù)傳輸率，擴(kuò)大對(duì)單個(gè)硬盤驅(qū)動(dòng)器容量的支持，這種增強(qiáng)型的IDE接口稱為EIDE或ATA－2接口，通過EIDE接口連接的單個(gè)硬盤容量最大為8GB。

EIDE規(guī)范中還通過一種稱為ATAPI(ATAttachedPackedInterface－AT附屬包接口)的新標(biāo)準(zhǔn)，使IDE或ATA接口支持CD－ROM驅(qū)動(dòng)器。EIDE接口的數(shù)據(jù)傳輸率達(dá)到16MB/s

。增強(qiáng)型IDE(EIDE)ATA－2接口

通過對(duì)IDE接口信號(hào)的重新定義，采用DMA傳輸協(xié)議可使源設(shè)備與目標(biāo)設(shè)備之間的數(shù)據(jù)傳輸率達(dá)到33MB/s或66MB/s，但需要雙方接口的支持。超級(jí)DMA/33/66協(xié)議并不要求在IDE連接器的基礎(chǔ)上增加額外的信號(hào)引腳，當(dāng)工作在超級(jí)DMA/33/66模式時(shí)，只是對(duì)一些標(biāo)準(zhǔn)的IDE控制信號(hào)進(jìn)行了重新定義。使IDE接口工作在超級(jí)DMA/33/66模式時(shí)，必須預(yù)先進(jìn)行初始化編程，這種初始化編程分成兩部分：一個(gè)是對(duì)IDE接口的使能和配置，一個(gè)是對(duì)IDE設(shè)備的使能和配置。

超級(jí)DMA/33/66接口協(xié)議

超級(jí)DMA/33/66接口協(xié)議

DMARQ(驅(qū)動(dòng))DMACK#(主)STOP(主)DMARDY#(主)STROBE(驅(qū)動(dòng))DD[15:0]DA[2:0],CS[1:0]啟動(dòng)一次突發(fā)讀突發(fā)操作終止一次DMA突發(fā)CRC在數(shù)據(jù)傳輸相位期間，可連續(xù)執(zhí)行數(shù)據(jù)的突發(fā)傳輸，數(shù)據(jù)在STROBE的上升沿和下降沿被接收者鎖存，數(shù)據(jù)發(fā)送者可以通過STROBE信號(hào)的高低電平來暫停數(shù)據(jù)的突