計算機組成原理課后答案

計機原課案第章計機系概1.什么計算機、計算機件和計機軟？硬件軟件哪個更要？解：P3計機系：由機硬件統(tǒng)軟系組成的體。計機硬件：指機中的電子路和物理裝。計機軟件：算機運所需的程序相關資料。硬件和件在算機系相互依存，一不可因此同樣要。5.馮?依曼算機的點是什？解：諾依曼機的特點是計機由運算器控制器存儲、輸入備、輸出設備大部件成；指令和數(shù)以同等地位放于存內(nèi)，并以按地址訪指令和據(jù)均用二進制表示指令由作碼地址兩大部組，操作碼用來表示操的性地址碼用來表操作數(shù)在存器中的置；指令在儲中順序存放，通常自動順序?。粰C器以算器為心（原馮依曼）。7.解釋列概念主機、CPU、存、存單元、存儲件、存儲元、存、存字、存儲字、存容量、器字、指令長。解：P9-10主機：計算機硬的主體分，CPU和主存器MM合主機。CPU：中處理，是機硬件核心部，由運算器控制器組成；（早期的運器和控制器在同一片上，現(xiàn)的CPU內(nèi)除含運算器控制器外還成了CACHE。主存：算機中放正在運行程序和據(jù)的存儲器，計機的主要工存儲，可隨機存；由存體、各邏輯部件及制電路組成存單元：可放一個器字并具有定存儲地址的單位。存元件：存儲位二進信息的理元件，是儲中最小的存單，又叫存元或存，不能存取。存字：一個存單元所存二進制代的輯單位。存字長：一存儲單元所二進制代的位數(shù)。存容量：存儲中可存二進代碼總；（通主、輔容量分述）。機器字：指PU一次理的二制數(shù)據(jù)的位，通常C的寄存器位有。指令字：一條令的二制代位數(shù)。8.解釋列英文的中文含：CPU、PCIRALU、ACCMQ、、MAR、I/O、MIPS、CPI、FLOPS解：全的回答應英文全稱、文名、能三分。CPU：ProcessingUnit中央機（器，是算機硬的核心件，主由運算器和制器組。PC：Counter，程序數(shù)器，功能是存放前欲執(zhí)指令的址，并可自計數(shù)形成下條指令地址IR：Register指令寄器，其功能存放當正在執(zhí)的指令。CU：ControlUnit，控制單元（件），控制器的核部件，功能是產(chǎn)微操作令序列。ALU：LogicUnit，算邏輯算單，運算器核心部，其功能是行算、輯運算。ACC：Accumulator，加器，是運器中既存放運算前操作數(shù)又能存放運算果的寄器。MQ：Multiplier-Quotient，乘商寄存器，法運時存放數(shù)、除法時放商的寄存。X此字母有專的縮含，以用任一部名在此表操作數(shù)寄存，即運算中工作寄存之一，來存放操作；MAR：MemoryAddressRegister存器地址存器，在主中用來放欲訪問存單元的址。MDR：MemoryDataRegister，存器數(shù)據(jù)寄存器，在存中來存放某元讀出、要寫入存單的數(shù)據(jù)I/OInput/Outputequipment輸入/輸設備為輸備和出設備稱，用于機內(nèi)部外界信的轉與傳送MIPSMillionInstructionPerSecond，每秒行百萬指令數(shù)為計機運算速度標的一種單位。9.畫出主機框圖，分存數(shù)指令“STA”和法指令“”（M為主存地）為，在圖中按序出完成令（包括取指令階段）信息流（如→）。假設存容量56M*32位，在指令字、存字、機器長相等的件下，指出中各寄器的位數(shù)。解：主框圖P13圖1.11示。STAM指：PC→MAR→MM→MDR，→，OP(IR)→，Ad(IR)→MAR，ACCMAR→MMADDM指：PC→MARMAR→MM，MM，MDR→，OP(IR)→，Ad(IR)→MAR，RD，MMMDR→，，ALUACC，→，假主存容量56M*32位，在指令字、存字、機器字長等的條下，ACC、X、IR、MDR寄器均為32位，和MAR寄存器均28位。10.指令和數(shù)都存于器中，機如何區(qū)它？解：機區(qū)分令和數(shù)有以下2方法：通不同的間來區(qū)分令和數(shù)，即在取指階段（或取微程序取出的令，在指令階段（或應微程序取出的據(jù)。通地址來源區(qū)，由PC提存儲單地址的取出是指令由指令地址碼分提供存儲地址的取出的是作數(shù)。第章計機的展及應1.通常算機的新?lián)Q以什為據(jù)？答：P22主要以成計機基本的元器件為據(jù)，如子管、晶體、集成路等2.舉例明專用機和通用計機的區(qū)別。答：按計算機的率、速、價和運行經(jīng)濟和用性可以計算劃分通用算機和用計算機。通計算適應強但犧了效率速度和經(jīng)濟，而計算機是有效、濟最快的機，但適應很差。如個人腦和算器。3.什么摩爾定？律是否遠生？為么答：，否P36第章系總線1.什么總線總線傳有何點？為減輕總線負載線的部件應備什特點？答：P41.線是多個部共享的輸部件。總線傳的特點是某一刻只能有路信息總線傳輸即分使用。為減輕總線載，總線上部件過態(tài)驅動緩電路與線連。4.為什要設置線控制？見的中式總制有幾各有何特？哪方式響時間最快？式對電故障最敏感答：線優(yōu)控制決多部件同請總線時的用分配題；常的集中式總制有三種：式查詢計數(shù)器定時查詢、立請求特點：式查詢式連線簡單，易于充，電路故障敏感；數(shù)器定查詢式優(yōu)先級靈活，障不敏感連線及制程復雜獨立方式速最快，但硬器件用大，連，成本高。5.解釋列概念總線寬總線帶寬總線復、線的主設（或主塊、總線從備（或模塊）、總的輸期和總線通信控制。答：?？偩€寬：通常數(shù)據(jù)總線的數(shù)；總線帶：總線的據(jù)輸率，指時間總線輸數(shù)據(jù)位數(shù)；總線復：指同條信號可以分傳輸不同的號。總線主備（主）：指一次總線輸期間，擁總線制的設備模塊；總線從備（從）：指一次總線輸期間，配主備成數(shù)據(jù)輸?shù)脑O備模），它能被接受主備發(fā)來命令總線輸周期指總成一次整而可靠的輸需時間；總線通信控制指線傳程中方的時合方。6.試比同步通和異步信。答：同通信：由統(tǒng)鐘制的通，控制式簡，靈活差，當系統(tǒng)中各部工作速度差異時，線作效率顯下降。合于速差別大的。異通信：指沒一時鐘制的通信，件用答方式聯(lián)系，控制方式步復雜靈活性高，系中各部工作速差異較時有利于高總線作效率。8.為什說半同信同留了同信和異信的特點答：半步通信既像同通信那樣統(tǒng)時鐘制，又像異步通信那樣允許傳輸間不致，因此工效率介于兩之間。10.為什么設總線標？你道目前行的總標準有哪些？什么lugandplay？哪些總線一特點答：線標的設置主要解決不同家各類塊化產(chǎn)的兼容題；目前流的總標準：、EISA、等；plugandplay：插即用EISA等具此功能。11.畫一個具雙向傳能的線邏輯。答：在線的兩分別置三態(tài)，就可以使線具有雙向輸能。a0a1a至至12.設數(shù)據(jù)線接有A、B、C、四個寄器要求選用合適的7系列片，完成下邏輯設計（1）計個電在同一間實現(xiàn)D→A、D→和D→寄存器的傳送（2）設計個路，實現(xiàn)列操作T0時完成D→線；T1時完成線→AT2時完成A→線T3時完成線→B解：1）T打開態(tài)門D寄存器的內(nèi)容至總us，由c脈沖同將線上的數(shù)打入到A、、寄存器中。T和cp的時間關如（1）所示。ACcp脈總線b三門DTTcp圖1（2）三門受＋T1控制，確保0時D→線，及T時總線接收→A。三門受2＋T3控制，確保T2時刻A→線以及3時刻線接收2。T0、、T2、T3波形圖（2所示。圖(2)第章3.存儲的層次主要體現(xiàn)在地方么要分這些層次？計算機如何管理層次？答：存器的次構主要體現(xiàn)在Cache-主存和主輔這兩個存儲上。Cache-存層次存統(tǒng)主要CPU訪存起加速作，即從整體行的效果分析CPU訪速度加，接近于Cache的速度而尋空和位價卻近于主存主存輔層次在存系中主要起擴作用，從程序角度，他所用的存其容量位價接于輔，而速接近于主存綜上述兩個存層次的作用從整個儲系統(tǒng)來看，就達了速度、容量大、位低的優(yōu)化效果。主存與ACHE信息功能全部由件自成。而存與輔存層的調(diào)目前廣泛采虛存技實現(xiàn)即將主與輔的一部通過結合的技組虛擬存器，程序員可用這個比主存實際空物理地空間大得多虛擬址空間（輯址空）程，當程運行時，再由軟、硬件自配合完成虛址空與主存際物理空轉換因此，兩個次上的度或換操作對于程序員來說都透明的4.說明存取周期和取時間的區(qū)別。解：存周期和存取間的主區(qū)：存取間僅為成一次作的間而存取期不僅包含操作間還包含操作后的恢時間即：存取周=存取間+恢時間5.什么存儲器寬？若存器的數(shù)總寬32位存取周為200ns，則儲器的帶多少？解：存器的寬單位時間從存器出信息的大數(shù)量存器帶寬1/200ns×32位160M位/秒=20MB/秒=5M字/秒注意：長32位不是16位。（注1ns=10-9s）6.某機字長為32，其存量是64KB，按字編它的址范是多少？若主存以節(jié)編址，試畫出存字地和字節(jié)址的分情況。解：存容量是6時按字編的尋址就是4K如按字，其址范為64K/（32/816K主存字址和字節(jié)址的分配情：（略。7.一個容量為132位的存儲其地址和數(shù)據(jù)線的是多？當選下列不同格的存片時各需要少片？1K位，8位，4K位，×位，4K×位，8K8解：地線和數(shù)據(jù)線的總=14+32=46根選擇同的芯片各需的片數(shù)K：（32/（4=16×=128片K：（32/（8=8×4=324K：（32/（4=4×8=3216K1：（16K/（）=×3232片4K：（32（8）=4=16片8K：（32/（8=2×4=8片8.試比靜態(tài)RAM動RAM。答：略（參看課）9.什么刷新？么刷新？刷新有幾種法。解：刷：對RAM定期行的全部重程；刷新原：因電容泄漏而引起的DRAM所存信的衰減要及時補，因安排了定刷新操作；常用的新方法有三：集中、分散式、步。集中式在最大刷新隔時間，集中安排段間進刷新，在CPU訪存死間。分散式在每讀寫周期之插入一個刷周期，C訪存死時間異式：是集中和分散式的衷。10.半導體存芯片的碼驅式有幾種？解：半體存器芯片譯碼動式有兩：線選法和重合。線選：地址譯碼號只選中同一字的所位，結構簡單，費器；重合法地址分行、兩部分碼，行、列碼線交叉點選單。這種法通行、列碼信號的重合址，也稱矩譯碼可大大省器材用量，是常用的譯碼驅動式。11.一個K×位的動態(tài)AM芯，其內(nèi)部排列成56×256式，存周期0.1μs。問采用中刷新、分刷新和步刷三種方式的刷新隔各多少？解：采分散刷新方刷新間為:2ms其中刷死時為：×0.1μs=25.6s采用分刷新方式刷間隔為256×（μ×μμs采用異刷新方刷新間隔為2ms12.畫出用024×位的存儲芯片組成一個量為4K位的存邏輯。要求將4K成個面，頁面分16組指出共需多片存儲片。解：用RAM片，：總數(shù)=（8）/（1024×4）64×=128片題分析：本題計的存儲器構上分總體、面、三，因此畫圖應三級畫。先應確定各容量：頁容量=總容量/頁數(shù)=×8/=16K8位6K×8串64K8組量=頁容量/組=16K×8位/16=×8，片1K×8位字串聯(lián)成6K8位組片數(shù)=組容量/片容量=1K8/×4=片，兩片1K×芯片位并1K×8存器邏輯框：（略。13.設有一個4K位的芯片，問該片共有少個基單元電路稱存元）？設計具有上同樣存儲基元的芯片，要芯片字長的擇應滿地址線和數(shù)總和最小，定種芯片地址線數(shù)據(jù)線并說明有答。解：存基元數(shù)=64K位=512K位=219位；思路：要滿地址線和數(shù)據(jù)總和最，應量把存元安排字向，因為地址位和字數(shù)成的的關系，可好地縮線。解：址線數(shù)為a數(shù)據(jù)根數(shù)b則片容量：2ab=219；=219-a；若=19，b=1總和=19+1=；a=18，=，和=18+2=20；a=17，=，和=17+4=21；a=16，=，和=16+8=24；????由上可出：片字數(shù)少，片長長引腳數(shù)越多片字數(shù)減片位數(shù)按2的變化。結論如果地址線和數(shù)據(jù)線的為小，種片的引分配方有兩種地址=19根，據(jù)線=1根；地址線18根，數(shù)據(jù)=2根。14.某8位微型機址碼18位，若使用4K×位的RAM芯片組模塊板結構的存器，問該機所最大主空間是少？若模塊為32K×位，共幾個模？每個模板內(nèi)共有幾RAM芯片？共有多片AM？CPU如何選模板？解（）機所允最大主存：218×8位=8位=256KB（2）模總數(shù)=256K×/32K×88塊板內(nèi)片=32K×8位/4K×位=8×=16片總片數(shù)=16片×8=128片CPU通最高3位地址譯輸出選板，次高3位地址譯輸擇芯片。址格式分配如：模板號3位）芯片號（位）片內(nèi)地址位）15.設共有6根地8根數(shù)據(jù)，并用MREQ（平有效）作存控制號，R/W作寫命令信號高平讀低電為）。有下列存儲片：（×位，4K4位，8K位）RAM（×位，2K位，8位），74138譯碼和其他電路（門自定）試上述格中合適芯，畫出PU和存儲片的圖要求：（1）最小K地址系統(tǒng)程序區(qū)，4096~16383地址范為用程序區(qū)（2）指出選用存儲芯片類及數(shù)量（3）細出片邏輯。解：（1）址空間配圖：系程序區(qū)（ROM共4KB）用程序區(qū)（RAM共2KB：（2）片：ROM：選K×4位芯片2片，位并RAM：選擇4K8位芯片片，字串聯(lián)(RAM1地址圍為:1000H-1FFFH,RAM2地址范為000H-2FFFH,RAM3地址圍為:3000H-3FFFH)（3）各芯片二進地址分配如：A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0ROM1,200000000000000000000011111111111RAM100010000000000000001111111111111RAM200100000000000000010111111111111RAM300110000000000000011111111111111CPU和存儲連邏輯圖片選邏輯如下(3)所示：CPURAM2RAM374138ROM2D0D3D4D7R/WA11A0Y0Y1Y2Y3Y7A15A14A13A12MREQG2AG1PROGOEOECSCSCS..................圖316.CPU假設同上，有片8K8位的RAM芯片與CPU相連試回答（1）用74138譯碼器畫出C與存片的連接圖寫出每RAM的地址范圍；如果運時現(xiàn)不往哪片AM寫入數(shù)據(jù)，A000H為始地址的存儲片都有與其相同數(shù)據(jù)，分析障原因（4）根據(jù)（1）的連圖，若現(xiàn)地址A13與CPU斷，并搭接到電平上，將現(xiàn)什么果？解：（1）CPU與存儲器芯片接邏輯：CPU74138RAM1D0D7A12A0Y0Y1Y2Y7A15A14A13MREQG2AG1.....................RAM7...R/WWEWEWE+5V（2）地址空間配：RAM0:0000H-1FFFHRAM1:2000H-3FFFHRAM2:4000H-5FFFHRAM3:6000H-7FFFHRAM4:8000H-9FFFHRAM5:A000H-BFFFHRAM6:C000H-DFFFHRAM7:E000H-FFFFH（如果運時現(xiàn)往哪片AM寫入數(shù)據(jù)，A000H為始地址存儲片(RAM5)都有與相同的數(shù)據(jù)則根本故障因：該存儲芯的片輸端很可總處于低電。假芯片與碼器本身都是好的可能的情況：該的-CS端與WE端連或路；該的-CS端與PU的-MREQ端連短路；該的-CS端與地錯連或短。（如果地線13與PU斷線并搭接到電平將會出現(xiàn)A13恒“”的情況此時儲器只能址A的地址間(奇數(shù))，A13=0的另一地址空（偶數(shù)片）永遠問不到若A13=0的地址空（數(shù)片進行訪問只能誤地訪A13=1的對應(奇片中去。17.寫出100、11011110、1111對應漢明碼解：有信息均為=4位，假有效信用表示校位位數(shù)=3位，（2k>=n+k+1設驗位分別c1、、c3，則碼共4+3=7位，即：c1c2b4c3b3b2b1校位在明碼中分處于第、2、位c1=b4⊕b3⊕b1c2=b4⊕b2⊕b1c3=b3⊕b2⊕b1當有效息為1100時，c3c2c1=011,漢明碼為110100。當有效息為1101時，c3c2c1=100,漢明碼為。當有效息為1110時，c3c2c1=101,漢明碼為011110。當有效息為1111時，c3c2c1=010,漢明碼為110111。18.已知收到漢明（按配原則置）11001001100111、11000001100001檢查述代否出？第幾位錯解：假接收到漢碼為’c2’’c3’’’b1’糾錯過如下：P1=c1’⊕b4’b3’b1’P2=c2’⊕b4’b2’b1’P3=c3’⊕b3’b2’b1’如果收的漢碼為1，說明代有錯第位）出，有效信息：1100如果收的漢碼為1，3p2p1=111說明代碼有錯，7位）出，有效信息：0110如果收的漢碼為則3p2p1=110，說明有錯第位）出，有效信息：0010如果收的漢碼為則3p2p1=001，說明代有錯第位’出，有效信息：000122.某機字16位常的存空間為64K字，想不改其他高速的儲芯片，而訪存速度提高倍，可采取什措施？圖。解：若不改用高速儲芯片而使訪速度提高到8倍，可采八體交存取技8體交叉訪問時如下：單訪存周期啟存儲體0啟存儲體1啟存儲體2啟存儲體3啟存儲體4啟存儲體5啟存儲體6啟存儲體718.什么是程序問的局部性”？存儲統(tǒng)中哪一級采了程序問的局部性原理？解：程運行的局部原理指在一小段時間，最被訪問的程和數(shù)據(jù)很可能次被訪問在空間上，些被問的程序和據(jù)往往中在一小片儲；在問順上，指順序行比執(zhí)行的可性大大5:1)。系中ache—主次采了程序問的局部性理。25.Cache做在C芯片內(nèi)有么好？將指Cache和數(shù)據(jù)C分又有什好處？答：Cache做在PU片內(nèi)主有下面幾個處：可提高部線的利用率。為ache在CPU芯片內(nèi)CPU訪問Cache時不必占用部總Cache不占外部線意味著外部線可更多地持/O設備主存的息傳輸增了系整體效?？商岣呷∷俣取Ｒ驗镃與PU之間數(shù)據(jù)通大大縮短故存取速得以提高將指令ache和數(shù)Cache分有如好處：1可支持前控和流水制有利于類制方式下令取操作的完。2指令C可用ROM實，以提指令存取的靠性。3數(shù)據(jù)C對不同數(shù)據(jù)類的支持為活，既支持整數(shù)（32），也可支持點數(shù)據(jù)（如4位。補：Cache結改的第三個措是分實現(xiàn)，二緩存結構即在片ache（）和主存之設一個片外C（），片外緩既可以補內(nèi)緩存容量不大的缺，又可在主與片內(nèi)間起到平滑度差的用，加速片內(nèi)存的入調(diào)出速度。30.一個連映射ACHE由64塊組成每組包含塊。主存4096塊，每塊1字組成，存地址為字址。試主存和高速存儲器的址各為位？畫主存地址格。解：組：，容量：64*128=213字，cache地址13位主存共096/16=256區(qū)16塊主存容為：4096*128=219，主存址1位，地址式如下：主存字標記8）組址（4）字內(nèi)地址（7）第6章12.設浮點數(shù)式為階碼5（含1位），尾11位（含位數(shù)符。寫出51/128、所應機器數(shù)要求如下：階碼尾數(shù)均原。階碼尾數(shù)均補碼階碼為碼，尾數(shù)補碼解：據(jù)意畫出點數(shù)的格式：階1階碼4位數(shù)符1位尾數(shù)10位將十數(shù)轉換二進：51/128=0.0110011B=2-1*0.110011Bx2=-27/1024=-0.0000011011B=2-5*(-0.11011B）則上各數(shù)的浮格化數(shù)（1）浮=，0001；0.1100110000[x2]浮=101011.1101100000（2）浮=，1111；0.1100110000[x2]浮=110111.0010100000（3）浮=，1111；0.1100110000[x2]浮=010111.001010000016機器字長為1位，寫出下各情況下它表示的的范圍。機器數(shù)采用位符號位，案均用制表示。無符號；原示的定點數(shù)。補碼示的定小數(shù)。補碼示的定整數(shù)。原示的定點數(shù)。浮點數(shù)格式：碼6位（含1階），尾數(shù)0位（含位數(shù)符。分別出其正數(shù)和的表示范圍浮點數(shù)式同（），機數(shù)采用補碼規(guī)格化形式分寫出其對正數(shù)和的真范。解：（1）符號整：——-1，即：—65535；無符號數(shù)：0——1-2-16，即：0——0.99998；（2）原點小數(shù)：-12-15——12-15，即：-0.99997——0.99997補碼點小數(shù)-1—-2-15，即：——補碼點整數(shù)-215—-1，即：-3276832767原點整數(shù)：+1—-1，：——32767據(jù)意畫出點數(shù)格式當階碼尾數(shù)均用原，非化數(shù)表示時最大，11111000001，即-2-92-31最小，11111111，即-（1-2-9）則負表示范圍為-（）231——-2-9最大正，11111111，即（）最小正，11111000，即2-92-31則數(shù)表示范圍2-92-31——（1-2-9（7）當機器數(shù)采碼規(guī)化形式，若不考慮位，最大，00000；111111即-2-12-32最小，11111；000000即-1則負表示范圍為——-2-1最大正0111110.111111111，即（1-2-9231最小正1000000.100000000，即2-1則數(shù)表示范圍2-12-32——（1-2-917.設機器數(shù)長為位（包括一位號位）對下列各機器行算術左移一位、兩，算術右移一位、兩位論結果是否確。[x1]原=0.0011010[y1]0.1010100；[z1]反=1.0101111；[x2]原=1.1101000[y2]1.1101000；[z2]反=1.1101000；[x3]原=1.0011001[y3]1.0011001；[z3]反=1.0011001。解：算左移一：[x1]原=0.0110100正確[x2]原=1.1010000溢出（1出錯[x3]原=1.0110010正確[y1]補=0.0101000；溢出（丟出錯[y2]補=1.1010000；正確[y3]補=1.0110010；溢出（丟出錯[z1]反=1.1011111溢出（0）出錯[z2]反=1.1010001正確[z3]反=1.0110011溢出（0）出錯算左移兩位：[x1]原=0.1101000正確[x2]原=1.0100000溢出（11）出錯[x3]原=1.1100100正確[y1]補=0.1010000；溢出（丟0）出錯[y2]補=1.0100000；正確[y3]補=1.1100100；溢出（丟0）出錯[z1]反=1.0111111溢出（01）出錯[z2]反=1.0100011正確[z3]反=1.1100111溢出（00）出錯算右移一位：[x1]原=0.0001101正確[x2]原=1.0110100正確[x3]原=1.0001100(1)；丟1，產(chǎn)誤差[y1]補=0.0101010；正確[y2]補=1.1110100；正確[y3]補=1.1001100(1)；丟1，產(chǎn)生誤[z1]反=1.1010111正確[z2]反=1.1110100(0)；丟0產(chǎn)生誤差[z3]反=1.1001100正確算右移兩位：[x1]原=0.000011010）產(chǎn)生差[x2]原=1.0011010正確[x3]原=1.000011001）產(chǎn)生差[y1]補=0.0010101；正確[y2]補=1.1111010；正確[y3]補=1.1100110（）；生誤差[z1]反=1.1101011正確[z2]反=1.1111010）；生差[z3]反=1.1100110）；生差19.設機器數(shù)長為位（含位符號位，用碼算規(guī)則計算列各（1）A=9/64，B=-13/32，求A+B。A=19/32，B=-17/128，求。A=-3/16，B=9/32，A。A=-87，B=53，A。，B=-24，求+B。解：（1）A=9/64=0010B,B=-13/32=-0.0110100B補0.0010010,[B]補1.1001100補=1.1001100=1.1011110——無出A+B=-0.0100010B=-17/64（2）A=19/32=0.1001100B,B=-17/128=-0.0010001B補0.1001100,[B]補1.1101111,[-B]補=0.0010001補0.1001100+0.0010001=0.1011101——無溢A-B=0.1011101B=93/128B（3）A=-0.0011000B,B=9/32=0.0100100B補1.1101000,[B]補0.0100100補=0.0100100=0.0001100——無溢出A+B=0.0001100B=3/32（4）A=-87=-1010111B,B=53=110101B補10101001,[B]補00110101,[-B]補=11011補10101001+11001011=01110100——溢出（5）A=115=0011B,B=-24=-11000B補01110011,[B]1，1101000補=1110011+11101000=01011011——無出A+B=1011011B=9126.按機器碼浮點算步計算xy].x=2-011×0.101100y=2-010×-0.011100）；x=2-011×（010）y=2-010×111）x=2101×-0.100101），y=2100×（-0.001111)。解：先轉換成機器數(shù)式：（1）×0.101100y=2-010（-0.011100）[x]補=，101；100,[y]補1，；100[Ex]補1,101,[y]補1,110,[Mx]補0.101100,[My]補1.1001001）對階補=[Ex]補+[-Ey]補=11,101+00,010=11,111<0，應xy齊，：[Ex]補1=11，101+00，，=[Ey]補[x]補=，110；1102尾數(shù)運算：[Mx][My]補0.010110+11.100100=11.111010[Mx][-My]補=0.01011000.011100=00.1100103）結規(guī)化：[x+y]補=11110；010=11，01111.010000（尾數(shù)規(guī)3次，階減3）[x-y]補=11，11000.110010,已是格化數(shù)。舍入：溢出：則x+y=2-101×（000）x-y=2-0100.110010（2）×（-0.100010）×（-0.011111）[x]補=，101；110,[y]補1，；0011對階：程同(1)的），則[x]補=，110；1112尾數(shù)運算：[Mx][My]補11.101111+11.100001=11.010000[Mx][-My]補=11.101111+00.011111=00.0011103）結規(guī)化：[x+y]補=11；11.010000,是規(guī)化數(shù)[x-y]補=11，11000.001110100；00.111000（尾數(shù)左規(guī)2次階碼2舍入：溢出：則x+y=2-010×（000）x-y=2-1000.111000（3）（-0.100101）,y=2100（-0.001111）[x]補=，101；011,[y]補0，；0011）對階補=，101+11，100=00>0，應Ey向x齊，則[Ey]1=00101=[Ex]補[y]補=0，；1.111000（1）2尾數(shù)運算：[Mx][My]補11.011011+11.111000（1）11.010011（1[Mx][-My]補=11.011011+00.0001111）11.100010（12結果規(guī)化：[x+y]補=00；11.010（），已是規(guī)化數(shù)[x-y]補=00，101；11.100010），100；11.000101（尾數(shù)左1，階碼）4舍入：[x+y]補=00；11.010（舍）[x-y]補5溢出：無則x+y=2101×（-0.101101）x-y=2100×011）32.設機器字為6位，分4、44、4和5、、3、分后，畫出按種分組方案的單分并行位框圖，并較哪種案運算速度快。畫出按種分組方案的雙分并行位框圖，并這種方案比較用74181和74182畫和雙重分的并行鏈框。解：（1）—4——分組16位重分并行位鏈框圖見材86頁6.225——分組16位重分行進鏈圖如下：（2）4——4分的1位雙重分組并行進位鏈圖見材89頁圖6.265——分組16位重分組行進鏈圖如下：5——分組進時間=2.5ty3=7.5ty；4——分組進時間=2.5ty3=7.5ty；可，兩分組方案最長加法間相同結論雙重分組并行位的最長進間與組和數(shù)有，與內(nèi)位數(shù)無關（3）重分16位并行加器邏輯圖下（正輯：注意：174181芯片、邏輯引腳表示方；為強調(diào)比性分組時不考慮入影響芯片只有高、最兩個進位輸入輸出端，內(nèi)位無腳；為位片，無法5-5-3-3組只能4-4-4-4分組單分組跳躍只用到81使用182的定是雙重以分組跳躍進位；6）單重分跳躍進是并進位串行進技的合；雙分跳進位是二并行位技特別注意在位較少，雙重分跳躍進可以采用全行位技實現(xiàn)位數(shù)較時可采雙重分躍進和串行位技結實現(xiàn)第章1.什么機器指？什叫指令統(tǒng)什么說令系機器的要功能以及與硬結構之間存在著切的關？答：參3002.什么尋址方？么學習尋方式？答：參3103.什么指令字機器字長和存字長？答：略4.零地址指令的操數(shù)來自里？各舉一明。答：零址指令的操數(shù)來自A，隱定。在一地指令中，另個操作的地址通常采用ACC隱址方式。5.對于二地址指令言，操數(shù)的理地址安排在什地方？例說明。答：二地址令而言操作數(shù)的物地址可排在寄存器、指令或內(nèi)存元內(nèi)等。8.某機指令字長位，個操作數(shù)的址為6位，設作碼長固定，指令分零地址、一址和二地址種格。若零址指有M，一地指令有N種則二地址令最多幾？若操數(shù)可，二地址指令多允幾？解：1）若采定長作時二地址令格式下：OP位）A16位）A26位）設地址指令有K種則當M=1（最，N=1（最小值），二址指令多有Kmax=16-1-1=14種3若用變長操作時，二址指令格式如）所示，操作長可隨地址的個數(shù)而變此時，K=24（N/26+M/212）；當（N/26M/212時（N/26+M/212向上取整，K最大則二地址指令最多有種（只留一編碼作擴展標用。）9.試比間接尋和寄存器間尋。答：略10.試比較址址和變址尋址略。11.畫出先址再址及先再變的址過示意。解：1）先變再間址過簡單意如下：EA=[(IX)+A]，2先址再址尋址過簡單意如下：EA=(IX)+(A)，IX(IX)+116.某機主存量為M16位且存字長等指令，若該機指系統(tǒng)完成08種操作，操作數(shù)固定且具有接、間、變址、基址相、立即等六尋址方式，答：（1）畫出一址指令式并指出各段的作；該指令接尋的最大圍；一次間和多次的址范；立即數(shù)范（十制表示）；相尋址的位量（十制表示；上述六尋址方式的令哪一執(zhí)時間短？哪一種？為什么哪一便于程序浮哪一最適合數(shù)組問題如何修指令格式，指令的址范可大到4？為使一指令能轉移到存的任位置可采取么措施？簡明之。解：（1）字長地址指格式：OP位）（3）A（）OP操作字段，7位可反映108作；為尋址方字段，3位，可反映尋址操；A為址碼段，共6-7-3=6位。直接尋的最大圍6=64。由于存字長為位，故一次間的尋址范為16；若多次，需用存字的最高位區(qū)是否續(xù)間址，故范為15立即數(shù)范為-32——（有符號數(shù)）或0—（無符號數(shù)）。相尋址的位量為——。上述六尋址方式中，因立數(shù)由指令直，故立即尋的指令行時間短。尋址在指的執(zhí)行階要多次(一次尋址要兩次，多次尋址要次訪)，故行時間最長。址尋址于址寄存的內(nèi)容由用給，而且程序的執(zhí)行過程中許用改，而形式地址始不變，故址尋址的令便于編處理數(shù)問題程序。尋址操作數(shù)有效地址只當前指令地相差一的位移量，直接尋相比，有利于程序動方案一為指令尋址范可擴大到4，需要有地址22位，將單長一地址令的格改雙字長如下示：OP位）MOD（3位A（）A（6）方案二如果仍采用字長指（位）格式，為使令范擴大到4，可通尋址方實現(xiàn)安排如：硬件寄存器S（位），用來存放地址。完成指令尋方式所的尋操作后，得效地址E（），再由硬自動完成段址，最得22位物理地。即：物地址=（DS）26+EA注：段址方式硬件隱含實在編程定的尋址過完成、EA之后由硬件自完成，戶是透明的。方案三在采用單長指令（16）格式，還通頁面址方案使指址范擴到M。安排如下：硬件頁寄存器R（16），用存放面地址。指令尋方式增設頁尋。當需要使令尋址范擴到時，選擇頁址方式則：=（PR‖（有效地頁地址“接”位形式地址，這樣到22位有地址。（）為一條移指令轉移到主的任一置尋址范須達到4除了采用(7)方案一中的字地址指令格式外可配置22位基址寄器或22位的寄存器使EA=(BR)+A（為2位的址寄存)或EA（）+A(IX為2位的寄存器，便可問M存儲間還可以通過1位的基址寄存左移位再和形地址A加，也達到同樣效果。總，不采取何方式，最終得的實際地址應是2位。19.某CPU內(nèi)有322位的通用寄器設計種容納64操作的令系。假指令字于機器字，回答以下問：如果主可直接或接址，采寄存器—存儲器型令，能接的最大存空間多少？出指令式并說各字段的含。在（）的前下，如果采通用寄器作基址寄器，則述寄存器—存器型指的指令格式何特點畫出指令格并指出這類指令可問多大的儲空間？解：1）采用S型指令，指令一定是二地以上的址格式，指格式如下：OP位）R（）I(1位)A（位操作段P占6，因為26>=64；寄存器號R占5位，因25>=32；間位I占1位，當，存尋址的操作為直址，當=1時為間址；形式地占0位，以直接址20字（如采用基尋，令格式中應基址寄存器，以指哪一個通用寄存器作基址寄存。指令式變?yōu)镺P位）源（位）I（1位）X（1位）目R（5位）A（位增加特征位X，X=1，以目寄存器R作基址寄器進基址?；房稍L問空間為232字。第八章1.CPU有哪些功能畫出其構框并要說各個部的作用。答：參P328和圖8.22.什么指令周？指令周期否有一固定值什么解：指周期是指取并執(zhí)行完一條指所需的時間。由于機中各令執(zhí)行所需的間差異很大因此了提高PU運行率，即在同步制的機器中不同指令的令周期都是不一致，也就說指周期對不同的指令說是一個固定3.畫出指令周期的程圖，分析圖中每個周期的用。答：參P343及圖8.84.設PU內(nèi)有下列件：PC、IRSP、、、和CU。（1）畫出完成間尋址的取數(shù)指DA@X將主存地址單X的內(nèi)容取至AC中的數(shù)據(jù)流（從指令開始）。（2）畫出中斷周的數(shù)據(jù)流。解：CPU中的數(shù)據(jù)向與所采用數(shù)據(jù)通結構直接相，不同的據(jù)通路的數(shù)據(jù)是不一樣的。常的數(shù)據(jù)通路構方式直接連線、單總線雙線三總線形式，目前大采用總線結，直接線方式僅用于結特別簡單的機器中。為簡單見，本用單總線將中所件連接起來，如下：PCMARMDRCUIRACbus地址據(jù)線制（1）指令周期數(shù)據(jù)流程圖PC→MARM(MAR)→MDR(MDR)→IRPC+1→PCAd(IR)→MARM(MAR)→MDRMDR→Ad(IR)Ad(IR)→MARM(MAR)→MDRMDR→AC（2）中斷周期流如下：SP-→SPPC→MDRMDR→M(MAR)向量地PC0→EINTSP→MAR注：解道題兩個要，首先根據(jù)所給部件計數(shù)據(jù)通，即確定信流的載體。其次擇描述數(shù)流的方法，論采用么樣表達方式，鍵都要能清楚地反數(shù)據(jù)在通路上流的順，即強調(diào)個“流字。較好的表達方式是程圖的形式。5.中斷周期前是什階？中斷周期又是什么階段？在斷周期PU應成什作？答：中周期前是執(zhí)行周期中斷周后是取指周。在中周期，CPU應成保存點、將中斷向量C和中斷等作。7.什么系統(tǒng)的行性？粗粒并行和粒度行有何？答：所并行性含同時性和性。同性是指兩個或個以上的事在同一刻發(fā)生，性是指個或多個事在同一間段生。即同一刻或同時間內(nèi)完成兩個或個以上性質同或性同的功能只要在間上存在相重疊，存在行性。并行性分為粒度并和細度并行兩類粗粒度行是指在多機上分運行多個程，由多臺機合作完成一個序，一用算法現(xiàn)細粒度并是指在理機的指令和操作的并行。8.什么指令流？畫出指令級流水四級水的示圖它中哪個更能提高機速度為么？答：指流水是指將條指令行過程分n個操作間致相等的階，每階段由一獨立的功部件來完成這樣個部件就可同執(zhí)條指令的同階，從而大大高PU的吐率。指令二流水和級水示意如下：IFIDEX，IFIDEX，IFIDEX，二指令流水示四級指令流水意圖IFIDEXWRIFIDEXWRIFIDEXWR四流水更能提理機的速度。析如：假IF、ID、EXWR每段耗為t，則續(xù)執(zhí)行條指令采用二流水時耗時為4t+(n-1)2t=(2n+2)t采用四流水時耗時為在n>1時，n+3<2n+2可級流水時比二水線時，因此更能高理機速度17.在中斷系INTR、、EINT三個觸器各有何作？解：INTR—中斷求觸器，用登記斷源出的隨性中斷求信號，以便PU查詢中斷及中排隊優(yōu)線路提供的中斷請信號。EINT——中斷允發(fā)器CPU中的中斷總開關EINT=1時，表示許中斷（中斷），當INT=0時，表示止中斷中斷）。其可由、中斷等指令。INT——斷標發(fā)，控制時系統(tǒng)周期狀配電的一部，表示中斷周期記當NT=1時，入中斷周期行中斷令的操作。24.現(xiàn)有A、B、CD四個斷源，其優(yōu)由高低按、B、、順排列。若斷服務程序的行時間為0μs請據(jù)下所示間軸給的中斷請中斷的刻，畫出CPU執(zhí)程序的跡。解：、、C、的響先即處優(yōu)先級。執(zhí)程序的軌如下01020304050607080100140與請求請求B請服B服A服程序D服請服服服服服B務25.某機有五中斷源L、L1、、L3、L4，按中響應先次序高向低排序L0L1L2L3L4，根據(jù)下格式，要求中斷處次序改L1L4L2L0L3，據(jù)下面格式，出各中斷源屏蔽字解：各斷源屏蔽狀見下表中斷源屏字01234I010010I111111I210110I300010I410111表中：屏蔽位=，表示屏蔽；蔽位=0表示中放。26.設某機配、C三臺備其先順序按ABC降序排列，為改變斷處理次，它們中斷屏蔽字如下：設備屏蔽字111010011請下圖所示間軸給的設備請求中斷的時，畫出執(zhí)程序的。設、、中斷服程序的時間為0s解：、、設備的響應優(yōu)先為最高、B次之、C最低，優(yōu)先級為A最高、次之、B最低。執(zhí)行程序的圖如下：01020304050607080A請請C請C服B服A服程序第九章2.控制元的功是什？其入受什控制？答：控單元的主功能是各種同的控信號。其輸受時鐘號、指令寄存的操作碼段、標志和來系統(tǒng)線的控制信號控制。3.什么指令周、機器周期時鐘期？三有何系？答：CPU每出并行一條指令所需全部時指令周期；機器周是在同步制的機器中執(zhí)行令周期一步相對完整的作（指步所需間，通常安排機器期等于主存期；時鐘期是指計算機主鐘周期間，它是機運行基本的單，對應成一個微作所需間通常鐘期等于機主的倒數(shù)4.能不能說機的主快，機的速度就越，為什么解：不說機器的頻越快機器的速度越快。機器的速度僅與有，還與數(shù)通路結、時序分配方、ALU運算能力指令功弱等多種素有，要看合效果。5.設機器的主為MHz機器周含4時鐘期，且該機的平均指行速度是.4MIPS，該機的平均令周期機器周期，個指令周期含幾個機器周？如果機器B的主為2MHz且機器期也含個時鐘期，問B機的平指令執(zhí)行速度少M解：先過機的平指令速度求其平均指令期，再過主頻求出鐘周期，后進步求出器周期。機參數(shù)算法與A機。計算如下：A機均指令期=1/0.4MIPS=2.5A機鐘周=1/8MHz=125nsA機器周期=125ns4=500ns=0.5μ機指令周期含機器期個數(shù)=2.5μ÷s=5機鐘周期83nsB機器周=83ns×4=332ns設機每指令周期也5個機器周期，：B機均指周期=332ns×μB機均指行速度=1/1.66μs=0.6MIPS結論主的提高利于機器執(zhí)行速度提高。6.設某機主頻8MHz，個機器期平均含時鐘期，指令平均有4個機器期，試問該的平均指執(zhí)行度多少IPS？若器主變但每機器周期平含4個鐘期，條指平均有個機器周期，該機的平均指令行速度是多少IPS？由可得出結論解：先過主頻求鐘周期再求出機器期和平指令期，最通均指令期的倒數(shù)求平均指行速度。計如下：時鐘期=×10-6s機器周=0.125-6s×2=0.25×10-6s平均指周期=0.25-6s×平均指執(zhí)行速度=1/10-6s=1MIPS當參數(shù)變后：機周期=0.125×××平均指周期=0.510-6s×4=2×10-6s平均指執(zhí)行速度=1/（×）=0.5MIPS結論兩個主頻相同的機器，執(zhí)行度不一一。7.某PU的主為0MHz若已知個機周期平包含個鐘周期，該機的平均令執(zhí)速度為1MIPS，試機的平指令周期及個指令期含幾個機器期？若改用鐘周期0.4μ的PU芯，則算機的均指令速度少MIPS？要得到均每80萬的指行速度則應采用主頻多少的PU芯片解：先過主求出鐘周期時間再步求機器周和平均令周期。時鐘期=1/10MHz=0.1機器周=0.1×10-6s×4=0.410-6s平均指周期=1/1MIPS=10-6s每指令周期所機器周期個10-6s/0.4×-6s=2.5個當芯片變后：機周期=0.4μ×μ平均指周期=1.6×μ平均指執(zhí)行速度1/4μs=0.25MIPS若要得平均每秒80次的指執(zhí)行速度則:平均指周期=1/0.8MIPS=1.25×10μs機器周1.25s÷μ時鐘期=0.5μ÷4=0.sCPU主1/0.125s=8MHz8.某計機的主為MHz各類令的平執(zhí)時間使用如下表所示，試計機的速（位用IPS表），若上述芯片升為0MHz則該機的速又為少？指令別存取加、減比較轉移乘除其它平均指執(zhí)行時間0.6μ0.8μ10s1.4μ使用35%45%5%15%解:(1)指令平均運行間（0.6×0.35+0.84×μs=1.28μs機器平運行速度=1/1.28μs0.(2)時期=1/60.167μ指令平運行周期數(shù)=1.28μs÷0.167μs7.66CPI若CPU芯升級為10MHz鐘周期1/10MHz=0.1μ指令平運行時間=0.1μs7.66=0.766μs機器平運行速度=1/0.766s≈1.10.試比較步制、異控制控制的區(qū)別答：同控制是任何一條指或指令任何一個微作的執(zhí)都是事確定的，并都受同一基時標的序信號所控的方式異步制無基時標信號，微作的時序是由門答線控制，控制元發(fā)執(zhí)某一微作的控制號后，等待行部件成了該操作后“回答或“結束”號，再始新的微操。合控制同步控和異制相合的方，即大數(shù)操作（內(nèi)部各操作）在時信號的控下行，少數(shù)時難以確的微操（如涉及I/O操作采用異控制。11.設CPU內(nèi)部構如9.4所示，外還B、C、D、EH、六個存器，們各自的輸入和端都與部總通，并分別控制信號控（如i為寄存器的輸入控制為的出控制）。求從取指令始，寫完成下列指所需的部微操作和制信號ADDB，((B)+(C)B)SUBA,H((AC)-(H)解：先出相應指令的流程然后將圖中一步數(shù)據(jù)通操作分成相應微操作再寫出同名的微令即可。（1）ADDB，指令流及微命序列如下：PC→BUS→MARM(MAR)→MDRMDR→BUS→IR→BUS→Y→BUS→ALUPC+1→PC-BUS→Z→BUS→AC取指周期執(zhí)行周期PCo,MARiMARo,MDRi+1o,YiYo,+,ZiZo,Bi（2）SUBA，指令流程及微令序列下：PC→BUS→MARM(MAR)→MDRMDR→BUS→IRAC→BUS→YH→BUS→ALUPC+1→PCAC-BUS→ZZ→BUS→AC取指周期執(zhí)行周期PCo,MARiMARo,MDRi+1Ho,ALUi-,Zi13.設CPU內(nèi)部構如9.4所示，外還1~R4四個存器，們各自的和輸端都與內(nèi)部線相通并分別受控信號控（如2i為存器2的輸入控制；R2o為2的輸控制）。求從取指令始，寫完成下列指所需的部微操作和制信號（1）ADD，；((R2)+((R4))R2，寄存間接尋)（2）R1,@mem；((R1)-((mem))R1，存器接尋址)解：（1）ADDR2，@R4的指令周信息流及微操作控信號如：PC→BUS→MARM(MAR)→MDRMDR→BUS→IRMDR→BUS→YR2→BUS→ALUPC+1→PCBUS+Y→ZZ→BUS→R2取指周期執(zhí)行周期PCo,MARiMARo,1→R,MDRi+1R2o,ALUio,+R4→BUS→AdIR）R4o,IRi間址周期（IR→MARM(MAR)→MDRMARo,1→R,MDRi（2）R1,@mem指令周期信流程圖微操作控制號如下PC→BUS→MARM(