集成電路版圖設計-第三章

集成電路版圖設計周明珠

杭州電子科技大學電子信息學院集成電路器件工藝IC有源元件MOS工藝和相關的VLSI工藝無源器件工藝的兩個特性：速度和功耗圖4.1幾種IC工藝速度功耗區(qū)位圖MOS工藝的分類認識MOSFETMOS工藝的特征尺寸(FeatureSize)特征尺寸:最小線寬=最小柵長PMOS工藝1970年前，標準的MOS工藝是鋁柵P溝道。鋁柵PMOS工藝特點鋁柵，柵長為20μm。N型襯底，p溝道。氧化層厚1500?。電源電壓為-12V。速度低，最小門延遲約為80～100ns。集成度低，只能制作寄存器等中規(guī)模集成電路。Al柵MOS工藝缺點制造源、漏極與制造柵極采用兩次掩膜步驟不容易對齊。這好比彩色印刷中，各種顏色套印一樣，不容易對齊。若對不齊，彩色圖象就很難看。在MOS工藝中，不對齊的問題，不是圖案難看的問題，也不僅僅是所構造的晶體管尺寸有誤差、參數(shù)有誤差的問題，而是可能引起溝道中斷，無法形成溝道，無法做好晶體管的問題。Al柵MOS工藝的柵極位錯問題鋁柵重疊設計柵極做得長，同S、D重疊一部分鋁柵重疊設計的缺點CGS、CGD都增大了。加長了柵極，增大了管子尺寸，集成度降低?？朔嗀l柵MOS工藝缺點的根本方法將兩次MASK步驟合為一次。讓D，S和G三個區(qū)域一次成形。這種方法被稱為自對準技術。自對準技術與標準硅工藝1970年，出現(xiàn)了硅柵工藝。多晶硅Polysilicon，原是絕緣體，經過重擴散，增加了載流子，可以變?yōu)閷w，用作電極和電極引線。在硅柵工藝中，S，D，G是一次掩膜步驟形成的。先利用光阻膠保護，刻出柵極，再以多晶硅為掩膜，刻出S，D區(qū)域。那時的多晶硅還是絕緣體，或非良導體。經過擴散，雜質不僅進入硅中，形成了S和D，還進入多晶硅，使它成為導電的柵極和柵極引線。采用自對準技術的硅柵工藝硅柵工藝的優(yōu)點自對準的，它無需重疊設計，減小了電容，提高了速度。無需重疊設計，減小了柵極尺寸，漏、源極尺寸也可以減小，即減小了晶體管尺寸，提高了速度，增加了集成度。增加了電路的可靠性。NMOS工藝由于電子的遷移率μe大于空穴的遷移率μh，即有μe≈2.5μh,因而，N溝道FET的速度將比P溝道FET快2.5倍。那么，為什么MOS發(fā)展早期不用NMOS工藝做集成電路呢？問題是NMOS工藝遇到了難關。所以,直到1972年突破了那些難關以后,MOS工藝才進入了NMOS時代。了解NMOS工藝的意義目前CMOS工藝已在VLSI設計中占有壓倒一切的優(yōu)勢.但了解NMOS工藝仍具有幾方面的意義:CMOS工藝是在PMOS和NMOS工藝的基礎上發(fā)展起來的.從NMOS工藝開始討論對于學習CMOS工藝起到循序漸進的作用.NMOS電路技術和設計方法可以相當方便地移植到CMOSVLSI的設計.GaAs邏輯電路的形式和眾多電路的設計方法與NMOS工藝基本相同增強型和耗盡性MOSFETFET（FieldEffectTransisitor）按襯底材料區(qū)分有Si,GaAs,InP按場形成結構區(qū)分有J/MOS/MES按載流子類型區(qū)分有P/N按溝道形成方式區(qū)分有E/DE-/D-NMOS和E-PMOS的電路符號E-NMOS的結構示意圖(增強型VD=0V,Vgs=Vsb=0V)D-NMOS的結構示意圖(耗盡型VD=0V,Vgs=Vsb=0V)E-PMOS的結構示意圖(增強型VD=0V,Vgs=Vsb=0V)E-NMOS工作原理（1）Vgs>Vt，Vds=0VE-NMOS工作原理（2）Vgs>Vt，Vds<Vgs-VtE-NMOS工作原理（3）Vgs>Vt，Vds>Vgs-VtNMOS工藝流程CMOS工藝進入80年代以來，CMOSIC以其近乎零的靜態(tài)功耗而顯示出優(yōu)于NMOS，而更適于制造VLSI電路，加上工藝技術的發(fā)展，致使CMOS技術成為當前VLSI電路中應用最廣泛的技術。1×Poly-,P阱CMOS工藝流程n型襯底CMOS的掩膜和典型工藝流程掩模確定對象工藝流程襯底準備:形成厚氧化層,涂感光膠(Photoresist)1p阱的區(qū)域厚氧化層刻蝕(eching),p阱擴散(diffusion),涂感光膠2薄氧化層(thinox)區(qū)域厚氧化層刻蝕,薄氧化層形成,沉淀多晶硅層,涂感光膠3多晶硅線條圖形薄氧化層刻蝕4p擴散區(qū)利用p+mask正片(positive)進行p擴散5n擴散區(qū)利用p+mask