第六章工藝集成

工藝集成

ProcessIntegration《大規(guī)模集成電路制造工藝》工藝集成2集成電路的工藝集成：

運用各類單項工藝技術(shù)（外延、氧化、氣相沉積、光刻、擴散、離子注入、刻蝕以及金屬化等工藝）形成電路結(jié)構(gòu)的制造過程。

薄膜形成光刻摻雜、刻蝕工藝集成3形成薄膜：化學(xué)反應(yīng)，PVD，CVD，旋涂，電鍍；光刻：實現(xiàn)圖形的過渡轉(zhuǎn)移；改變薄膜：注入，擴散，退火；刻蝕：最后圖形的轉(zhuǎn)移；器件的制備：各種工藝的集成MOS，CMOS，BJT，MESFET，BiCMOS，工藝目的：工藝的選擇4工藝條件：溫度,壓強,時間,功率,劑量,氣體流量,…工藝參數(shù)：厚度,介電常數(shù),應(yīng)力,濃度,速度,…器件參數(shù)：閾值電壓,擊穿電壓,漏電流,增益,…工藝的限制5MOS：閾值電壓束縛了氧化層厚度；BJT：電流增益束縛了基區(qū)寬度；內(nèi)連線：RC延遲束縛了電阻率；Al的存在限制了工藝溫度；刻蝕的選擇比限制了材料的選擇；器件特性要求對工藝的限制：工藝兼容性的限制：集成電路中器件的隔離6由于MOSFET的源、漏與襯底的導(dǎo)電類型不同，所以本身就是被PN結(jié)所隔離，即自隔離(self-isolated)；MOSFET晶體管是自隔離，可有較高的密度，但鄰近的器件會有寄生效應(yīng)；LOCOS隔離7希望場區(qū)的VT大,保證寄生MOSFET的電流小于1pA；增加場區(qū)VT的方法:

場氧化層增厚:柵氧化層的7-10倍；增加場氧化區(qū)下面摻雜濃度(Channel-StopImplant，溝道阻斷注入)；LOCOS隔離工藝8氮化硅P型襯底p+p+P型襯底氮化硅p+p+SiO2LOCOS隔離工藝9

改進(jìn)的LOCOS工藝

PBL:polybufferedLOCOS10在LPCVDSi3N4前,先淀積一層多晶硅,讓多晶硅消耗場氧化時橫向擴散的O2。鳥嘴可減小至0.1-0.2um。淺阱隔離(ShallowTrenchIsolation)11與LOCOS相比，STI尺寸按比例縮小更容易！MESFET器件制備工藝流程12GaAs優(yōu)點：

電子遷移率高；

更高的飽和漂移速度；襯底可以實現(xiàn)半絕緣；GaAs缺點：

體缺陷多；

少子壽命短；氧化物質(zhì)量差；光刻膠外延生長n型有源層；外延生長n+接觸層；Mask#1

刻蝕形成隔離MESFET器件制備工藝流程13Mask#2

形成源漏歐姆接觸金屬蒸發(fā)沉積Lift-off工藝形

成金屬圖形；蒸發(fā)沉積金屬；Mask#3

刻蝕n+層GaAs，

源漏間形成斷路；光刻膠光刻膠光刻膠MESFET器件制備工藝流程14Mask#4

將溝道區(qū)刻薄；

定義柵極圖形；金屬蒸發(fā)沉積光刻膠光刻膠Lift-off工藝形成柵電極npn型BJT器件制備工藝流程

15SiO2隔離金屬電極npnBJT：基區(qū)為p型半導(dǎo)體，少數(shù)載流子為電子，

具有更高的遷移率，器件工作速度更快；橫向隔離用SiO2，相對于pn結(jié)隔離，寄生電容更小；縱向利用n+p結(jié)隔離；n+埋層，也可以減少集電極的串聯(lián)電阻；npn型BJT器件制備工藝流程

16Mask#1

定義埋層注入?yún)^(qū)雜質(zhì)注入+擴散；n型外延層生長，避免埋層雜質(zhì)擴散；npn型BJT器件制備工藝流程

17Mask#2

形成隔離減壓SiO2生長；Si3N4沉積；硅阱刻蝕；溝道阻擋離子注入；隔離SiO2形成；Si3N4去除；npn型BJT器件制備工藝流程

18Mask#3

基區(qū)注入摻雜Mask#4

薄氧化層刻蝕Mask#5

基區(qū)接觸p+注入摻雜npn型BJT器件制備工藝流程

19n+發(fā)射極/集電極接觸區(qū)P/As離子注入Mask#6

發(fā)射極注入；

集電極金屬接觸區(qū)注入；

低能量，高劑量注入；絕緣層npn型BJT器件制備工藝流程

20PECVDSiNx

鈍化層內(nèi)連金屬縱向npnBJTMask#7

開接觸孔；Mask#8形成金屬電極；8次光刻5次注入7次成膜5次刻蝕p+n+n+n+NMOS制備工藝流程21Mask#1

定義有源區(qū)(溝道阻止注入)<100>NMOS制備工藝流程22LOCOS隔離去除Si3N4；去除壓力釋放氧化層；NMOS制備工藝流程23多晶硅柵氧化層

自對準(zhǔn)源/漏/柵注入源漏溝道柵開柵接觸孔多晶硅區(qū)柵氧化層生長；多晶硅層沉積；Mask#2形成柵極NMOS制備工藝流程24內(nèi)連金屬(Al-Si-Cu)內(nèi)連絕緣層接觸孔Mask#3開接觸孔；Mask#4形成金屬電極金屬半導(dǎo)體NMOS制備工藝流程25源漏接觸外聯(lián)接觸鈍化層PECVDSiNxMask#5開外聯(lián)接觸窗口基于LOCOS的CMOS工藝26Al·Cu·SiPSGp+p+n+n+p+p+SiO2CMOS集成電路制造工藝I27技術(shù)特點：LOCOS隔離工藝；平坦化層：PSG，re-flowat1100oCAl-Si金屬作為內(nèi)聯(lián)金屬；最小圖形尺寸：3~0.8umP型基片基于LOCOS的CMOS工藝2829釋放壓力氧化層P型基片生長釋放壓力氧化層P型基片氮化硅LPCVD沉積氮化硅30P型基片光刻膠氮化硅光刻膠旋涂31Mask#1,LOCOS隔離32P型基片光刻膠氮化硅Mask#1,LOCOS隔離33P型基片光刻膠氮化硅對準(zhǔn)和曝光34氮化硅P型基片光刻膠顯影35氮化硅P型基片光刻膠刻蝕氮化硅36氮化硅P型基片去除光刻膠37氮化硅P型基片p+p+溝道阻止注入38P型基片氮化硅p+p+SiO2氧化形成LOCOS39P型基片p+p+SiO2去除氮化硅/壓力釋放氧化硅，

清洗40P型基片p+p+p+SiO2生長遮蔽氧化層41光刻膠P型基片p+p+p+SiO2光刻膠旋涂42Mask#2,N型阱區(qū)43光刻膠P型基片p+p+p+SiO2Mask#2,N型阱區(qū)44光刻膠P型基片p+p+p+SiO2曝光45光刻膠P型基片p+p+p+SiO2顯影46磷離子注入光刻膠P型基片p+p+p+SiO2N型阱區(qū)N型阱區(qū)注入（預(yù)沉積）47P型基片p+p+p+SiO2N型阱區(qū)去除光刻膠48P型基片p+p+N型阱區(qū)SiO2N型阱區(qū)驅(qū)入（Drive-in）49P型基片p+p+N型阱區(qū)SiO2去除遮蔽氧化層50P型基片p+p+N型阱區(qū)SiO2生長柵極氧化層51多晶硅P型基片p+p+N型阱區(qū)SiO2柵極氧化層沉積多晶硅52多晶硅P型基片p+p+N型阱區(qū)SiO2光刻膠旋涂53Mask#3，柵極圖形54P型基片p+p+N型阱區(qū)SiO2多晶硅Mask#3，柵極圖形55多晶硅P型基片p+p+N型阱區(qū)SiO2曝光56多晶硅P型基片p+p+N型阱區(qū)SiO2顯影57P型基片p+p+N型阱區(qū)SiO2光刻膠多晶硅柵極刻蝕多晶硅光刻膠58多晶硅柵極P型基片p+p+N型阱區(qū)SiO2去除光刻膠59多晶硅柵極光刻膠P型基片p+p+N型阱SiO2光刻膠旋涂60光刻膠P型基片p+p+N型阱SiO2Mask#4NMOS源漏注入61光刻膠P型基片p+p+N型阱SiO2曝光62光刻膠P型基片p+p+N型阱SiO2顯影63P型基片p+p+SiO2磷/砷離子注入NMOS源漏柵自對準(zhǔn)注入6465P型基片p+p+SiO2去除光刻膠P型基片p+p+SiO2光刻膠旋涂66P型基片p+p+SiO2Mask#5PMOS源漏注入67P型基片p+p+N型阱區(qū)SiO2顯影68硼離子注入P型基片p+p+SiO2P型源漏柵自對準(zhǔn)注入69P型基片p+p+SiO2去除光刻膠70p+p+P型基片SiO2n+n+p+p+退火71p+p+SiO2n+n+p+p+LPCVD氮化硅阻擋層沉積72PSGp+p+SiO2n+n+p+p+CVD沉積PSG/BPSG73PSGp+p+SiO2n+n+p+p+PSG

Re-Flow74PSGp+p+SiO2n+n+p+p+光刻膠旋涂75PSGp+p+SiO2n+n+p+p+Mask#6形成接觸孔76BPSGp+p+SiO2n+n+p+p+顯影77PSGp+p+SiO2n+n+p+p+接觸孔刻蝕78PSGp+p+n+n+p+p+SiO2去除光刻膠79Al·Cu·SiPSGp+p+n+n+p+p+SiO2金屬沉積80Al·Cu·SiPSGp+p+n+n+p+p+SiO2光刻膠旋涂81Al·Cu·SiPSGp+p+n+n+p+p+SiO2Mask#7形成金屬連線82Al·Cu·SiPSGp+p+n+n+p+p+SiO2顯影83Al·Cu·SiBPSGp+p+n+n+p+p+SiO2金屬刻蝕84Al·Cu·SiPSGp+p+n+n+p+p+SiO2去除光刻膠85CMOS集成電路制造II86技術(shù)特點：消除單晶硅襯底內(nèi)氧雜質(zhì)的影響，外延生長器件層；STI絕緣替代LOCOS絕緣；引入LDD結(jié)構(gòu)減小熱載流子效應(yīng)利用金屬硅化物減小寄生電阻；利用BPSG作為金屬前電介質(zhì);RTA活化注入雜質(zhì)；最小圖形尺寸：0.8~0.13umP型硅襯底準(zhǔn)備P型硅襯底輕摻雜外延生長p-硅外延層P型硅襯底89Mask#1:N型阱區(qū)

N型阱區(qū)注入p-外延層P型襯底光刻膠N型阱區(qū)磷離子Mask#2:P型阱區(qū)92P型阱區(qū)注入硼離子P型阱區(qū)N型阱區(qū)光刻膠93雜質(zhì)擴散N型阱區(qū)P型阱區(qū)94生長氧化層,LPCVD沉積氮化硅N型阱區(qū)P型阱區(qū)氮化硅95Mask#3:淺溝槽絕緣(STI)刻蝕溝槽N型阱P型阱氮化硅氮化硅97HDP-CVD沉積USG填充溝道N型阱P型阱氮化硅氮化硅USGUSG98CMPUSG,停止于氮化硅層N型阱P型阱NitrideNitrideUSG99去除氧化硅/氮化硅N型阱P型阱USGSTI100Mask#4:NMOS溝道

VT

調(diào)整摻雜101光刻膠磷離子N型阱P型阱USGSTINMOS溝道

VT

調(diào)整摻雜102Mask#5:PMOS溝道

VT

調(diào)整摻雜103光刻膠硼離子N型阱P型阱STIUSGPMOS溝道

VT

調(diào)整摻雜104熱氧化層生長/多晶硅沉積多晶硅N型阱P型阱STIUSG105Mask#6:柵極(俯視圖)106刻蝕多晶硅多晶硅柵極N型阱P型阱STIUSG光刻膠柵極氧化層107Mask#7:NMOSLDD摻雜108NMOSLDD摻雜光刻膠砷離子N型阱P型阱USGSTI109Mask#8:PMOSLDD摻雜110PMOSLDD摻雜,BF2+光刻膠BF2+

離子N型阱P型阱STIUSG111側(cè)壁層(Spacer)柵極氧化層n-

LDDn-

LDD側(cè)壁層側(cè)壁層多晶硅柵極多晶硅柵極柵極氧化層n-

LDDn-

LDD112Mask#9:NMOS源漏注入113NMOS源漏注入光刻膠磷離子N型阱P型阱n+n+STIp-p-USG114Mask#9:PMOS源漏注入115PMOS源漏注入光刻膠硼離子N型阱P型阱n+n+STIp+p+USG116金屬硅化物制備多晶硅柵極側(cè)壁層側(cè)壁層?xùn)艠O氧化層n-n-n+n+Ar+Ar+Ti多晶硅柵極n-n-n+n+TiSi2TiSi2Ti多晶硅柵極n-n-n+n+TiSi2TiSi2多晶硅柵極n-n-n+n+117BPSG沉積/回流(Re-Flow)n+n+p+p+STIUSGBPSGn+n+p+p+STIUSGBPSG118Mask#10:接觸孔119接觸孔刻蝕N型阱P型阱BPSGn+n+p+p+STIUSG120CVD鎢沉積N型阱P型阱BPSGn+n+p+p+STIUSG鎢鈦/氮化鈦121金屬沉積N型阱P型阱BPSGn+n+p+p+STIUSG鋁銅合金鈦TiNARCW122Mask#11:金屬1連線123金屬刻蝕P-型外延層P型晶圓襯底N型阱P型阱BPSGn+n+p+p+STIUSG鈦TiNARCW鋁銅合金124P-型硅外延層P型晶圓金屬3鋁?銅

合金IMD3USG金屬4鋁?銅USG氮化硅鋁?銅

合金N型阱P型阱BPSGn+n+p+p+STIUSGW鋁?銅

合金USGM1M2鋁?銅USGWIMD1IMD2TiSi2多晶硅TiTiNARCWTi/TiNTi/TiN側(cè)壁層,USGPMD阻擋層,氮化硅

IMD3鈍化層1鈍化層2PMDCMOS截面CMOS集成電路制造III125技術(shù)特點：使用SOI和STI技術(shù)；利用銅連接和低介電常數(shù)介電質(zhì)，減少RC延遲；使用金屬CMP代替金屬刻蝕；圖形最小尺寸：0.13um126裸晶圓P型晶圓127大電流氧離子注入P型晶圓氧離子,O+128氧化退火P型晶圓深埋SiO2

層129晶圓清洗去除表面自然氧化層P型晶圓深埋SiO2

層130外延層沉積P型外延層131晶圓清洗P型外延層132壓力釋放氧化層生長P型晶圓深埋SiO2

層P型外延層133LPCVD氮化硅沉積P型晶圓深埋SiO2

層P型外延層氮化硅134旋涂光刻膠P型外延層光刻膠氮化硅135Mask#1:淺溝槽隔離(STI)136對準(zhǔn)和曝光P型外延層光刻膠氮化硅

137顯影P型外延層光刻膠氮化硅138氮化硅/氧化硅刻蝕P型外延層光刻膠氮化硅

139去除光刻膠P型外延層氮化硅

140刻蝕硅P型外延層氮化硅

P型外延層141晶圓清洗P型外延層氮化硅

P型外延層142P型外延層P型外延層保護(hù)氧化層生長氮化硅

143P型外延層P型外延層未摻雜氧化層沉積

（undopedsilicateglass,USG)氮化硅

USGUSG144P型外延層P型外延層CMP刻蝕USG氮化硅

USGUSG145P型外延層P型外延層去除氮化硅USGUSG146P型多晶硅P型多晶硅去除釋放壓力氧化層USGUSGSTI147P型外延層P型外延層犧牲氧化層生長USGUSGSTI148P型外延層P型外延層光刻膠旋涂USGUSGSTI光刻膠149Mask#2:N-型阱150P型外延層P型外延層曝光USGUSGSTI光阻151P型外延層P型外延層顯影USGUSGSTI光刻膠152P型外延層N-型阱注入P型晶圓USGUSGSTI光刻膠N型阱區(qū)磷離子,P+不同能量，多次注入，形成均勻分布153P型外延層PMOSVT

調(diào)整注入USGUSGSTI光刻膠N型阱區(qū)硼離子,B+利用同一次光刻形成圖形154P型外延層去除光刻膠USGUSGSTIN型阱區(qū)155P型外延層光刻膠旋涂USGUSGSTIN型阱區(qū)光刻膠156Mask#3:P型阱157P型外延層曝光USGUSGSTIN型阱光刻膠158P型外延層顯影USGUSGSTIN型阱光刻膠159P型阱P-型阱注入USGUSGSTIN型阱光刻膠硼離子,B+多次不同能量注入形成均勻分布160P型阱NMOSVT

調(diào)整注入USGUSGSTIN型阱光刻膠磷離子,P+161P型阱去除光刻膠USGUSGSTIN型阱162P型阱去除犧牲氧化層USGUSGSTIN型阱163P型阱晶圓清洗USGUSGSTIN型阱164P型阱生長柵極氧化層USGUSGSTIN型阱165P型阱LPCVD沉積非晶硅USGSTIN型阱非晶硅柵極氧化層USG非晶硅相對于多晶硅表面更加平整166P型阱光刻膠旋涂USGUSGSTIN型阱非晶硅光刻膠167Mask#4,柵極和局部互聯(lián)168P型阱曝光USGUSGSTIN型阱非晶硅光刻膠169P型阱顯影USGUSGSTIN型阱非晶硅刻膠170P型阱非晶硅刻蝕USGUSGSTIN型阱非晶硅光刻膠柵極氧化層171P型阱去除光刻膠USGUSGSTIN型阱非晶硅172P型阱非晶硅退火USGUSGSTIN型阱多晶硅173P型阱光刻膠旋涂USGUSGSTIN型阱光刻膠多晶硅174Mask#5,NMOSLDD注入175P型阱曝光USGUSGSTIN型阱多晶硅光刻膠176P型阱顯影USGUSGSTIN型阱光刻膠177P型阱NMOSLDD注入USGUSGSTIN型阱光刻膠銻離子,Sb+178P型阱去除光刻膠USGUSGSTIN型阱179P型阱光刻膠旋涂USGUSGSTIN型阱多晶硅光刻膠180Mask#6:PMOSLDD注入181P型阱曝光USGUSGSTIN型阱多晶硅光刻膠182P型阱顯影USGUSGSTIN型阱多晶硅光刻膠183P型阱PMOSLDD注入USGUSGSTIN型阱多晶硅光刻膠BF2+184P型阱去除光刻膠USGUSGSTIN型阱185P型阱氧化硅\氮化硅沉積USGUSGSTIN型阱186P型阱氮化硅/氧化硅刻蝕USGUSGSTIN型阱

側(cè)壁層(spacer)多晶硅柵極187P型阱光刻膠旋涂USGUSGSTIN型阱光刻膠188Mask#7,NMOSS/D注入189P型阱曝光USGUSGSTIN型阱光刻膠190P型阱顯影USGUSGSTIN型阱光刻膠191P型阱NMOSS/D注入USGN型阱光刻膠STIUSG砷離子,As+192P型阱去除光刻膠USGN型阱STIUSGn+n+193P型阱涂膠USGN型阱STIUSGn+n+光刻膠194Mask#8,PMOSS/D注入195P型阱曝光USGN型阱STIUSGn+n+光刻膠196P型阱顯影USGN型阱STIUSGn+n+光刻膠197P型阱PMOSS/D注入USGN型阱STIUSGn+n+光刻膠硼離子,B+198P型阱去除光刻膠USGN型阱STIUSGn+n+p+p+199P型阱RTA退火USGN型阱STIUSGn+n+p+p+200P型阱氬離子濺射刻蝕USGN型阱STIUSGn+n+p+p+

去除表面自然氧化層201P型阱鈷(Co)和TiN沉積USGN型阱STIUSGn+n+p+p+鈷氮化鈦TiN保護(hù)Co不被氧化202P型阱RTA退火USGN型阱STIUSGn+n+p+p+鈷硅化物(CoSi2)鈷氮化鈦203P型阱去除TiN，CoUSGN型阱STIUSGn+n+p+p+鈷硅化物(CoSi2)204P型阱PECVD沉積氮化硅USGN型阱STIUSGn+n+p+p+小尺寸器件下，熱預(yù)算的要求不能使用LPCVD氮化硅205P型阱沉積PSGUSGN型阱STIUSGn+n+p+p+PSGPECVD氮化硅用來阻止P的擴散206P型阱CMP刻蝕PSGUSGN型阱STIUSGn+n+p+p+PSG207P型阱光刻膠旋涂USGN型阱STIUSGn+n+p+p+PSG光刻膠208Mask#9,接觸孔209P型阱曝光USGN型阱STIUSGn+n+p+p+PSG光刻膠210P型阱顯影USGN型阱STIUSGn+n+p+p+PSG光刻膠211P型阱刻蝕PSGUSGN型阱STIUSGn+n+p+p+PSG光刻膠212P型阱去除光刻膠USGN型阱STIUSGn+n+p+p+PSG213P型井區(qū)氬離子濺射刻蝕P型晶圓深埋SiO2

層USGN型井區(qū)STIUSGn+n+p+p+PSG清潔表面214P型阱Ti/TiN濺射沉積USGN型阱STIUSGn+n+p+p+PSGTi/氮化鈦附著層/阻擋層215鎢P型阱CVD沉積鎢（W)USGN型阱STIUSGn+n+p+p+PSGTungstenWCVD沉積具有良好的太階覆蓋性和填空性能216P型阱CMP金屬刻蝕USGN型阱STIUSGn+n+p+p+PSG鎢鎢217PECVD沉積SiC密封層P型阱USGN型阱STIUSGn+n+p+p+PSG鎢鎢SiC致密性高，可以阻止Cu擴散；SiC的介電常數(shù):4-5，SiNx的介電常數(shù):7-8;218SOD旋涂SODP型阱USGN型阱STIUSGn+n+p+p+PSG鎢鎢SOD：spin-on-dielectric219SOD烘烤硬化

SODP型阱USGN型阱STIUSGn+n+p+p+PSG鎢鎢220PECVD沉積SiC刻蝕停止層SODP型阱USGN型阱STIUSGn+n+p+p+PSG鎢鎢221SOD旋涂及硬化SODSODP型阱USGN型阱STIUSGn+n+p+p+PSG鎢鎢222沉積

PE-TEOS覆蓋層SODSODP型阱USGN型阱STIUSGn+n+p+p+PSG鎢鎢SOD具有吸水性223光刻膠旋涂SODSOD光刻膠USGSTIUSGn+n+p+p+PSG鎢鎢224Ma