內(nèi)存儲器課件

第三章內(nèi)存儲器3.1半導(dǎo)體存儲器3.2存儲器地址空間的硬件組織3.3PC/XT存儲器子系統(tǒng)3.4奔騰機存儲器子系統(tǒng)本章學(xué)習目標半導(dǎo)體存儲器及閃存的組成及功能。半導(dǎo)體存儲器性能參數(shù)以及芯片的組成方式。16位和32位微處理器存儲地址空間的硬件組織方式。存儲器層次結(jié)構(gòu)3.1.1ROM1掩膜ROM常稱為ROM，行選字、列選位。列的位線上連或沒有連管子，由二次光刻版圖形（掩膜）決定。

3.1.1ROM2.PROM一次可編程ROM熔絲ROM，通過熔絲有、無表示兩種狀態(tài)。（1）字選中，基極為“1”，射極為“1” 連熔絲：T1導(dǎo)通，輸出“0” 無熔絲：T1截止，輸出“1”（2）出廠時熔絲都連，寫入編程Ec->12V 要寫入的Di端為“1”（斷開），DW導(dǎo)通，T2導(dǎo)通， 大電流流過熔絲，燒斷 不寫入的Di端為“0”（接地），DW不通，T2截止， 無電流流過熔絲，不斷（3）用途：標準程序、圖表、常數(shù)、字庫等3.可擦可編程ROM（EPROM）

紫外線照射整體擦去，專用編程器寫入信息。寫入：D、S加25V，瞬間擊穿，電子進入FG，設(shè)為“0”，未寫的仍為“1”，無電子，VT不變讀出：D、S加5V，F(xiàn)G無電子，VT＝VT1，G上電壓使FAMOS 導(dǎo)通，輸出“1”；FG有電子，VT＝VT0，G上電壓不能 使FAMOS導(dǎo)通，輸出“0”。擦去：用紫外線通過窗口照射，電子被激發(fā)成為光電流泄 漏， 都無電子，恢復(fù)為全“1”狀態(tài)

3.1.1ROM3.1.1ROMPGM

Vpp數(shù)據(jù)線讀出001+5V輸出待機1××+5V高阻，功耗為最大值1/4

編程010

+25V輸入，所有單元為“1”檢驗001

+25V

輸出禁止編程1××+25V高阻（2）EPROM引腳配置和工作方式EPROM2764：8K×8b，28腳DIP，地址線A12－A0，數(shù)據(jù)線O7－O0，Vpp偏電源，Vcc電源，GND地線。

2764的工作方式:4.EEPROM（1）EEPROM芯片的應(yīng)用特性電可擦可編程ROM（EEPROM）字節(jié)寫入、同時擦除，內(nèi)部集成了擦除和編程電路.非易失性，讀寫與RAM類似，但寫入時先擦除，時間稍長。2817：2K×8b，28腳DIP，地址線A10－A0，數(shù)據(jù)線I/O7-I/O0，片選，輸出允許，寫允許，RDY/準備好/忙，Vcc，GND，3個引腳NC2816:2K×8b，24腳DIP，與2817基本相同。2817有擦寫完畢信號端RDY/，在擦寫操作期間RDY/為低電平，全部擦寫完畢時，RDY/為高電平。3.1.1ROM3.1.1ROMRDY/數(shù)據(jù)線讀出001高阻輸出未選中1××高阻高阻字節(jié)編程0100->1輸入字節(jié)擦除編程前自動擦除（2）EEPROM引腳配置和工作方式2817工作方式3.1.2SRAM六管NMOS基本存儲電路3.1.2SRAM

QV1V2V3V4NMOS10止通通通01通通止通CMOS10止通通止01通止止通3.1.2SRAMRAM芯片3.1.3DRAM單管NMOS基本存儲電路3.1.3DRAM2.DRAM刷新刷新周期和刷新時間間隔刷新周期：刷新按行進行，每刷新一行所需時間為刷新周期。刷新時間間隔：在這段時間內(nèi)DRAM的所有單元將被刷新一遍，一般DRAM的刷新時間間隔為2ms。（1）刷新方式集中刷新：刷新間隔時間前段用于R/W等，后段用于刷新；分散刷新：系統(tǒng)周期時間前段用于R/W等，后段用于刷新；透明刷新：存儲器周期中的空閑時間用于刷新，或機器執(zhí)行內(nèi)部操作時間。3.1.3DRAM

（2）刷新控制方式異步控制方式刷新（>）訪存異步請求Mem刷新/訪存同步控制方式利用CPU不訪存時間刷新Mem半同步控制方式時鐘上升沿訪存，時鐘下降沿刷新4164框圖4164引腳排列圖DRAM控制器邏輯框圖3.1.5閃存（FlashMemory）電可擦非易失性存儲器與EEPROM的區(qū)別：閃存是按塊而不是按字節(jié)擦寫； 單管存儲單元結(jié)構(gòu)比DRAM小，但寫操作比RAM寫周期長。1．整體擦除閃存整個存儲陣列是一塊，擦除時整塊單元全為“1”。擦除和寫入操作命令送命令REG，進行操作。

28F020：256K×8b＝2Mb

擦除之前有的單元可為00H，擦除之后所以字節(jié)都為FFH。28F0203.2存儲器地址空間的硬件組織

3.2.116位CPU中存儲器地址空間3.2.232位CPU中存儲器地址空間3.2.116位CPU中存儲器地址空間

A0BHE數(shù)據(jù)00

同時訪問兩體D15~D8D7~D001偶體

D7~D010奇體D15~D811兩體均未選中對準字方式：從偶地址開始，一個總線周期訪問2個體D15～D0非對準字方式：從奇地址開始， 第1個總線周期訪問奇體低8位在D15～D8

第2個總線周期訪問偶體高8位在D7～D08086中存儲器的組成3.2.232位CPU中存儲器地址間的硬件組織

對準非對準A31～A2，3～0，尋址4GB，4個體Bank3～Bank0高30位地址（A31～A2）相同的字和雙字是對準字和對準雙字，存取需1個總線周期；非對準字和非對準雙字的存取需2個總線周期，第1個總線周期起始于0=0。3.2.232位CPU中存儲器地址空間非對準雙字的數(shù)據(jù)傳送3.3PC/XT存儲器子系統(tǒng)

PC/XT機中RAM子系統(tǒng)采用4164（64KX1）DRAM芯片，有4組芯片，每組9片，其中8片構(gòu)成64KB容量的存儲器，1片用于奇偶校驗，4組DRAM芯片構(gòu)成XT機系統(tǒng)板上256KB容量的內(nèi)存。3.3.1和生成電路

１．PROM：24S10的I/O關(guān)系（256X4位的ROM）S1，S2為輸出控制端，當S2S1=“LL”時，Q3~Q0有輸出。A7A6A5A4A3A2A1A0Q3Q2Q1Q0

地址范圍E2-4E2-2SW4SW3A19A18A17A16空BARAM選擇11000000(F0)1001(9)00000-0FFFFH系統(tǒng)板RAM64KB11010000(F0)1001(9)00000-0FFFFH系統(tǒng)板RAM128KB01(F1)1011(B)10000-1FFFFH11100000(F0)1001(9)00000-0FFFFH01(F1)1011(B)10000-1FFFFH系統(tǒng)板RAM192KB10(F2)1101(D)20000-2FFFFH11110000(F0)1001(9)00000-0FFFFH01(F1)1011(B)10000-1FFFFH10(F2)1101(D)20000-2FFFFH系統(tǒng)板RAM256KB11(F3)1111(F)30000-3FFFFH２．行選3～0R/WG1：/有效與CBAi2A：無效（非刷新）1000Bank0

2B：有效1011

Bank1

（）1102Bank2

1113Bank3刷新=0DACK0=1與非3=2=1=0=0=0U69-6=1i

均無效3.3.1行選信號和列選信號生成電路U342選1：LS158S=0鎖存A組LS158S=1鎖存B組U40

=0

=0

A7～A0A15～A8

A7～A0行地址列地址

U58

1

R

0

W0nsAddrsel為060nsAddrsel為14146DRAM3.3.2RAM電路RAM讀操作波形3.3.2RAM寫操作波形.3

奇偶校驗電路3.4奔騰機存儲器子系統(tǒng)A0A1A2A3A4A