LCD工作原理介紹課件

LCD控制器4.11.1LCD工作原理

如圖4-24所示，LCD的橫截面很像是很多層三明治疊在一起。每面最外一層是透明的玻璃基體，玻璃基體中間就是薄膜電晶體。顏色過濾器和液晶層可以顯示出紅、藍和綠三種最基本的顏色。通常，LCD后面都有照明燈以顯示畫面。 一般只要電流不變動，液晶都在非結晶狀態(tài)。這時液晶允許任何光線通過。 液晶層受到電壓變化的影響后，液晶只允許一定數(shù)量的光線通過。光線的反射角度按照液晶控制。

當液晶的供應電壓變動時，液晶就會產(chǎn)生變形，因而光線的折射角度就會不同，從而產(chǎn)生色彩的變化。 一個完整的TFT顯示屏由很多像素構成，每個像素象一個可以開關的晶體管。這樣就可以控制TFT顯示屏的分辨率。

如果一臺LCD的分辨率可以達到1024x768像素(SVGA)，它就有那么多像素可以顯示。寄存器控制對18個可編程LCD控制寄存器進行配置；DMA傳送控制自動將顯示幀緩沖區(qū)數(shù)據(jù)經(jīng)由數(shù)據(jù)控制,傳送到LCD屏；數(shù)據(jù)控制將顯示數(shù)據(jù)以4/8單掃描或4位雙掃描模式輸出數(shù)據(jù)VD[7:0]；信號產(chǎn)生電路產(chǎn)生VFRAME、VLINE、VCLK、VM等信號。LCD控制器的外部接口信號①

VFRAME：LCD控制器和LCD驅動器之間的幀同步信號。該信號告訴LCD屏新的一幀開始了。LCD控制器在一個完整幀顯示完成后立即插入一個VFRAME信號，開始新一幀的顯示；該信號與LCD模塊的YD信號相對應。②

VLINE：LCD控制器和LCD驅動器之間的線同步脈沖信號，該信號用于LCD驅動器將水平線（行）移位寄存器的內(nèi)容傳送給LCD屏顯示。LCD控制器在整個水平線（整行）數(shù)據(jù)移入LCD驅動器后，插入一個VLINE信號；該信號與LCD模塊的LP信號相對應。③VCLK：LCD控制器和LCD驅動器之間的像素時鐘信號，由LCD控制器送出的數(shù)據(jù)在VCLK的上升沿處送出，在VCLK的下降沿處被LCD驅動器采樣；該信號與LCD模塊的XCK信號相對應。④

VM：LCD驅動器的AC信號。VM信號被LCD驅動器用于改變行和列的電壓極性，從而控制像素點的顯示或熄滅。VM信號可以與每個幀同步，也可以與可變數(shù)量的VLINE信號同步；該信號與LCD模塊的DISP信號相對應。⑤

VD[3:0]：LCD像素點數(shù)據(jù)輸出端口。與LCD模塊的D[3:0]相對應。⑥VD[7:4]：LCD像素點數(shù)據(jù)輸出端口。與LCD模塊的D[7:4]相對應。圖4-27是LM057QC1T01的掃描模式圖，可見LM057QC1T01是按照8位單掃描模式工作的。在8位單掃描方式中，LCD控制器的8條（VD[7:0]）數(shù)據(jù)輸出可以直接與LCD驅動器連接。圖4-27LM057QC1T01的掃描模式圖2.像素點字節(jié)數(shù)據(jù)格式（BSWP=0） 在彩色模式下，1個字節(jié)8位（3位紅色、3位綠色、2位藍色）的圖像數(shù)據(jù)對應于一個像素點。像素點字節(jié)在存儲器中保存的格式為332模式，如表表4-59所示。表4-59像素點字節(jié)數(shù)據(jù)格式表3.虛擬顯示S3C44B0X支持硬件方式的平行或垂直滾動。如果要使屏幕滾動，可以通過修改LCDSADDR1和LCDSADDR2寄存器中的LCDBASEU和LCDBASEL的值來實現(xiàn)。但不是通過修改PAGEWIDTH和OFFSIZE來實現(xiàn)。如果要實現(xiàn)滾動，則顯示緩沖區(qū)的大小要大于LCD顯示屏的大小。 LCDBASEU、LCDBASEL、PAGEWIDTH和OFFSIZE的定義如圖4-28所示，LCDBASEU幀緩沖區(qū)的開始地址，在突發(fā)4字存取模式,最低4位必須取消。

4.查找表S3C44B0X可以支持調(diào)色板表(即查找表)，用于各種色彩選擇或灰度級別的選擇。這種方法給予用戶很大的靈活性。查找表也稱為調(diào)色板，在灰度模式中，通過查找表可以在16級灰度中選擇4級灰度;在彩色模式中，1個字節(jié)的圖像數(shù)據(jù)是用3位來表示紅色，3位表示綠色，2位表示藍色。通過查找表，可以選擇16級紅色中的8級紅色，16級綠色中的8級綠色，16級藍色中4級藍色。256色意味著所有顏色都是由8種紅色，8種綠色和4種藍色構成（8×8×4＝256）。參考后面小節(jié)關于查找表寄存器的說明.例如:REDLUT（紅色查找表寄存器），1個字節(jié)的3位是表示紅色的，這3位可以取值000、001、010……111共8個值。取某個值時，對應的色彩級別究竟是多少，就在查找表中設定。每個色彩級別由4位數(shù)據(jù)表示，因此共有16個色彩級別可供選擇。4.11.4LCD控制器專用寄存器LCD控制器主要提供液晶屏顯示數(shù)據(jù)的傳送時鐘和各種信號產(chǎn)生與控制功能。1.LCD控制參數(shù)設定VFRAME和VLINE脈沖的產(chǎn)生通過對LCDCON2寄存器的HOZVAL和LINEVAL域進行配置來完成。每個域都與LCD的尺寸和顯示模式有關。HOZVAL和LINEVAL可以通過下式計算出來:HOZVAL=(顯示寬度/VD數(shù)據(jù)線的位數(shù))－1

VCLK信號的頻率可以通過LCDCON1寄存器的CLKVAL域來確定。它們存在以下關系：VCLK(Hz)=MCLK/(CLKVAL×2)LCD控制器的最大VCLK頻率為16.5MHz，這使得LCD控制器幾乎支持所有已有的LCD驅動器。由于上述關系，CLKVAL的值決定了VCLK的頻率，為了確定CLKVAL的值，應該計算一下LCD控制器向VD端口傳輸數(shù)據(jù)的速率，使得VCLK的值大于數(shù)據(jù)傳輸?shù)乃俾?。?shù)據(jù)傳輸速率通過以下的公式計算：

數(shù)據(jù)傳輸速率＝HS×VS×FR×MV其中HS是LCD的行的尺寸,VS是LCD的列的尺寸，F(xiàn)R是幀速率，MV是模式值，取值如表4-60所示。表4-60顯示模式與MV對照表假設HS=320；VS=240；FR=70;MV=3/8。數(shù)據(jù)傳輸速率＝320×240×70×3/8 ＝2016000VCLK的值應大于2M，小于16M，因此CLKVAL可以取值3～15。VFRAME信號的頻率與LCDCON1和LCDCON2寄存器中的WLH（VLINE脈沖寬度）,WHLY（VLINE脈沖之后VCLK的延時寬度），HOZVAL,VLINEBLANK,和LINEVAL有關。2.LCD控制寄存器1/2/3LCDCON1/2控制寄存器主要配置VFRME、VCLK、VLINE和VM控制信號，LCDCON3控制LCD刷新模式。如表4-61、4-62、4-63所示。3.幀緩沖區(qū)起始地址寄存器1/2/3LCDSADDR1/2/3為幀緩沖區(qū)起始地址寄存器，其位定義如表4-64、表4-65、表4-66所示。4．紅綠藍查找表寄存器紅色查找表寄存器定義如表4-67所示。5．抖動模式寄存器4.12IIS-BUS接口4.12.1IIS-BUS概述S3C44B0XIIS（Inter-ICSound）接口能用來連接一個外部8/16位立體聲聲音CODEC。IIS總線接口對FIFO存取提供DMA傳輸模式代替中斷模式，它可以同時發(fā)送數(shù)據(jù)和接收數(shù)據(jù)也可以只發(fā)或只收。1．特征支持IIS格式與MSB-justified格式，每個通道16，32，48fs的串行位時鐘（fs為采樣頻率）每個通道可以8位或16位數(shù)據(jù)格式。256，384fs主時鐘對主時鐘和外部CODEC時鐘的可編程的頻率分頻器32字節(jié)（2*16）的發(fā)送和接收FIFO(每個FIFO組織為8*半字)正常和DMA傳輸模式如圖4-29所示，BRFC包括:總線接口、內(nèi)部寄存器和狀態(tài)機，他控制總線接口邏輯和FIFO訪問；3位的雙分頻器包括一個作為IIS總線主設備時鐘發(fā)生器，另外一個作為外部編解碼器的時鐘發(fā)生器;16字節(jié)發(fā)送和接收FIFO完成發(fā)送數(shù)據(jù)寫入發(fā)送FIFO，接收數(shù)據(jù)從接收FIFO中讀出功能；主設備串行比特時鐘發(fā)生器（主設備模式），將從主設備時鐘中分頻得到串行比特數(shù)時鐘；聲道發(fā)生器和狀態(tài)器生成和控制IISCLK和IISLRCK，并且控制數(shù)據(jù)的接受和發(fā)送；16移位寄存器在發(fā)送數(shù)據(jù)時將數(shù)據(jù)由串變并，接收數(shù)據(jù)時做相反的動作。4.12.2傳輸方式1．正常傳輸模式：IIS控制寄存器有一個FIFO準備好標志位，當發(fā)送數(shù)據(jù)時，如果發(fā)送FIFO不空，該標志為1，F(xiàn)IFO準備好發(fā)送數(shù)據(jù)，如果送FIFO為空，該標志為0。當接收數(shù)據(jù)時，如果接收FIFO不滿，該標志設置為1，指示可以接收數(shù)據(jù)，若FIFO滿，則該標志為0。通過該標志位，可以確定CPU讀寫FIFO的時間，通過該方式實現(xiàn)發(fā)送和接收FIFO的存取來發(fā)送和接收數(shù)據(jù)。2．DMA傳輸方式：發(fā)送和接收FIFO的存取有DMA控制器來實現(xiàn)，由FIFO準備好標志來自動請求DMA的服務。3．發(fā)送和接收同時模式：因為只有一個DMA源，因此在該模式，只能是一個通道（如發(fā)送通道）用正常傳輸模式，另一個通道（接收通道）用DMA傳輸模式，反之亦然，從而實現(xiàn)同時工作目的。

串行數(shù)據(jù)以2的補碼發(fā)送，首先發(fā)送高位。發(fā)送器總是在IISLRCK變化的下一個時鐘周期發(fā)送下一個字的高位。LR通道選擇線指示當前正發(fā)送的通道。圖4-30IIS-BUS格式（8或16位）2．MSBJUSTIFIED格式如圖4-31所示，MSBJUSTIFIED格式與IIS不同的地方是它總是當IISLRCK變化時發(fā)送下一個字的高位。圖4-31MSBJUSTIFIED格式（8或16位）4.12.3采樣頻率和主時鐘 音頻系統(tǒng)主時鐘CODECLK，一般為采樣頻率的256倍或384倍，記為256fs或384fs其中fs為采樣頻率。 CODECLK通過處理器主時鐘分頻獲得，可以通過在程序中設定分頻寄存器獲取。分頻因子可以設為1～16。 CODECLK與采樣頻率的對應關系如表4-70所示。應用中需要正確地選擇IISLRCK和CODECLK。 串行時鐘頻率IISCLK可以為采樣頻率的16、32、48倍，如表4-71所示。4.12.4IIS操作啟動IIS操作執(zhí)行下列過程：允許IISFCON寄存器的FIFO允許IISFCON寄存器的DMA請求允許IISFCON寄存器的啟動結束IIS操作執(zhí)行如下過程：不允許IISFCON寄存器的FIFO,如果你還想發(fā)送FIFO的剩余數(shù)據(jù),跳過這一步.不允許IISFCON寄存器的DMA請求不允許IISFCON寄存器的啟動4.12.5IIS-BUS接口寄存器①IIS控制寄存器IISCON是IIS控制寄存器，如表4-72所示。②IIS模式寄存器IISMOD是IIS模式寄存器，如表4-73所示。③IIS預定標器寄存器IISPSR是IIS預定標器寄存器,如表4-74、表4-75所示④IISFIFO控制寄存器IISFCON是IISFIFO控制寄存器，如表4-76所示。⑤IISFIFO寄存器IIS總線接口包含2個16字節(jié)發(fā)送和接收FIFO，每個FIFO有8個16位單元，可以通過IISFIF寄存器來存取發(fā)送和接收FIFO的數(shù)據(jù)。如表4-77所示。4.13其它接口管理4.13.1S3C44B0X的IIC接口1.概述(1)IIC-BUS結構S3C44B0X微處理器能支持多主的IIC-BUS串行接口。串行數(shù)據(jù)線(SDA)和串行時鐘線(SCL)在主設備和外圍設備之間進行數(shù)據(jù)傳輸。SDA和SCL線是雙方向的。

在多主IIC-BUS模式中，多S3C44B0X微處理器同從裝置間能接收或發(fā)送串行數(shù)據(jù)。主S3C44B0X負責開始和終止數(shù)據(jù)傳送。S3C44B0X采用標準總線仲裁程序。圖4-32給出了IIC－BUS方框圖，為了控制多主IIC-BUS操作,需初始化寄存器:控制寄存器IICCON控制/狀態(tài)寄存器IICSTATTx/Rx數(shù)據(jù)移位寄存器IICDS地址寄存器IICADD。(2)開始和結束信號如圖4-33所示，當IIC總線空閑的時候，串行數(shù)據(jù)線和串行時鐘線都應該處于高阻狀態(tài)。SCL高電平時，SDA從高到低跳變作為開始信號；SDA從低到高的跳變作為結束信號。主設備控制產(chǎn)生開始和結束信號。圖4-33開始結束信號 開始信號后，傳送的首字節(jié)的7位為從設備的地址，第8位為數(shù)據(jù)傳送方向位，如果第8位是0，指示一次寫操作，否則指示一次讀數(shù)據(jù)的請求。 數(shù)據(jù)傳送每次都是8位，而且從最高位開始傳送，每一個字節(jié)必須緊跟著接收到ACK位進行傳送，傳送字節(jié)數(shù)不限。 在SDA串行數(shù)據(jù)線上檢測一個開始信號之前，IIC總線接口應該處于從模式下。 檢測到開始信號后，接口的狀態(tài)轉變成主控制模式，產(chǎn)生SCL時鐘信號，啟動數(shù)據(jù)傳送，總線進入忙碌狀態(tài)。 檢測到結束狀態(tài)后，總線又回到空閑狀態(tài)。 如果控制器想繼續(xù)進行數(shù)據(jù)傳送，它又會產(chǎn)生開始信號，同時從控制器也是。(3)數(shù)據(jù)傳送格式如圖4-34所示，串行數(shù)據(jù)線上的每一個字節(jié)在長度上都應該是8位。每次傳送能夠傳送的字節(jié)數(shù)目是不受限制的。緊跟在開始狀態(tài)后面的第一個字節(jié)應該是地址域。當IIC總線工作在主控制模式的時候，地址由控制器傳送。每一個字節(jié)后面應該跟著一位確認位ACK。串行數(shù)據(jù)地址的最高位總是被最先傳送。如圖4-35所示。(4)ACK應答信號如圖4-36所示，發(fā)送器SCL產(chǎn)生9個時鐘周期，前8個周期發(fā)送器發(fā)送8位數(shù)據(jù)，第9個時鐘周期接收器發(fā)送一個應答ACK位，完成一個字節(jié)的傳輸操作。當ACK時鐘脈沖被收到時,發(fā)送器置SDA高電平，接收器置SDA低電平。

在IICSTAT寄存器中，可以通過軟件使能ACK應答位。(5)讀寫操作在發(fā)送器模式下，數(shù)據(jù)被發(fā)送之后，IIC總線接口會等待直到IICDS（IIC數(shù)據(jù)移位寄存器）被程序寫入新的數(shù)據(jù)。在新的數(shù)據(jù)被寫入之前，SCL線都被拉低。新的數(shù)據(jù)寫入之后，SCL線被釋放。S3C44B0X利用中斷來判別當前數(shù)據(jù)字節(jié)是否已經(jīng)完全送出。在CPU接收到中斷請求后，再中斷處理中再次將下一個新的數(shù)據(jù)寫入IICDS，如此循環(huán)。在接收模式下，數(shù)據(jù)被接收到后，IIC總線接口將等待直到IICDS寄存器被程序讀出。在數(shù)據(jù)被讀出之前，SCL線保持低電平。新的數(shù)據(jù)從讀出之后，SCL線才釋放。S3C44B0X也利用中斷來判別是否接收到了新的數(shù)據(jù)。CPU收到中斷請求之后，處理程序將從IICDS讀取數(shù)據(jù)。(6)總線仲裁程序串行數(shù)據(jù)線上的仲裁用來防止兩個控制器對總線的競爭。如果一個主控制器使SDA數(shù)據(jù)線為高電平，它發(fā)現(xiàn)另一個主控制器使SDA數(shù)據(jù)線為低電平，它不會進行一次數(shù)據(jù)傳送操作，因為總線上當前的狀態(tài)與自己的狀態(tài)不相符合，這時候仲裁程序將一直執(zhí)行到SDA數(shù)據(jù)線變高電平為止。然而當多個主控制器同時使SDA為低電平，每個主控制器發(fā)地址位給從控制器。因為串行數(shù)據(jù)線上保持低電平的能力要比保持高電平的能力強。例如:一個控制器產(chǎn)生了一個低電平作為第一個地址位，同時另外一個控制器正保持高電平，在這種情況下，兩個控制器都會在總線上檢測到低電平，這種情況下，產(chǎn)生低電平的主控制器將會得到控制權，產(chǎn)生高電平的控制器將會釋放控制權。如果兩個主控制器都產(chǎn)生低電平作為地址的第一位，將對地址的第二位的仲裁，這種仲裁會持續(xù)到地址的最后一位。(7)配置IIC總線要控制串行時鐘SCL的頻率，可以通過IICCON寄存器中的4位預分頻值來設置。IIC總線接口地址保存在IIC總線地址寄存器IICADD內(nèi)。(8)各種模式下的操作流程S3C44B0X支持的操作模式有主設備發(fā)送模式、主設備接收模式、從設備發(fā)送模式和從設備接收模式。在IIC發(fā)送/接收操作中，遵循以下步驟：①如果需要，將本機地址寫入地址寄存器IICADD中；②設置IICCON寄存器：a）使能中斷；b）定義SCL周期；③設置IICSTAT，使能串行輸出

主控制器送/接收數(shù)據(jù)流程圖如圖4-37所示，從控制器發(fā)送/接收數(shù)據(jù)流程圖如圖4-38所示。2.IIC總線接口專用寄存器(1)IIC總線控制寄存器（IICCON）IICCON是IIC總線控制寄存器，定義如表4-78所示。(2)IIC狀態(tài)寄存器（IICSTAT）IICSTAT是IIC總線狀態(tài)寄存器，定義如表4-79所示。(3)IIC總線地址寄存器IICADD是IIC總線地址寄存器，定義如表4-80所示。(4)IIC總線發(fā)送/接收數(shù)據(jù)移位寄存器（IICDS）IICDS是IIC總線發(fā)送/接收數(shù)據(jù)移位寄存器，定義如表4-81所示。4.13.2A/D轉換器1.S3C44B0XADC概述 S3C44B0X具有8路模擬信號輸入的10位模/數(shù)轉換器（ADC），它是一個逐次逼近型的ADC，內(nèi)部結構中包括模擬輸入多路復用器，自動調(diào)零比較器，時鐘產(chǎn)生器，10位逐次逼近寄存器（SAR），輸出寄存器如下圖所示。 這個ADC還提供可編程選擇的睡眠模式，以節(jié)省功耗。如圖4-39所示，S3C44B0X內(nèi)部ADC的結構包括多路轉換器MUX、D/A轉換器、SAR邏輯、COMP比較器、預分頻器PSR、ADCDAT數(shù)據(jù)寄存器和控制邏輯等。另外，出于對電壓的穩(wěn)定性的考慮，正向參考電壓REFT，反向參考電壓REFB和模擬共用電壓VCOM應該相應地連接一個旁路電容。主要特性是：分辨率：10位；微分線性度誤差：±１ＬＳＢ積分線性度誤差：±２ＬＳＢ（最大±３ＬＳＢ）最大轉換速率：１００ＫＳＰＳ輸入電壓范圍：０－２.５Ｖ輸入帶寬：０－１００Ｈｚ（不具備采樣保持（Ｓ/Ｈ）電路）低功耗2.ADC轉換時間計算A/D轉換時間即完成一次A/D轉換所需要的時間。當系統(tǒng)的時鐘頻率為64MHz且ADC時鐘源的預分頻值為20時，10位數(shù)字量的轉換時間如下：64MHz/2*(20+1)/16（10位操作至少要16個周期）＝95.2KHz＝10.5usS3C44B0X的這個ADC不具有采樣保持電路，因此雖然它具有較高的采樣速度，但為了得到精確的轉換數(shù)據(jù)，輸入的模擬信號的頻率應該不超過100Hz。3.ADC的分辨率的計算 S3C44B0X的ADC的輸出為10位數(shù)字量，由于輸入的滿刻度電壓為2.5V，因此，ADC能分辨出來的輸入電壓變化的最小值為: 2.5V/210=2.4mV。4.關于采樣保持器在對模擬信號進行A/D轉換時，從啟動變換到變換結束的數(shù)字量輸出，需要一定的時間，即A/D轉換器的孔徑時間。當輸入信號的頻率較高，在A/D轉換的孔徑時間內(nèi)輸入信號發(fā)生變化，就會造成較大的轉換誤差。要防止這種誤差的產(chǎn)生，必須在A/D轉換開始時將信號電平保持住，即處于保持狀態(tài)。而在A/D轉換結束后又能跟蹤輸入信號的變化，即對輸入信號進行采樣。完成這種功能的器件叫做采樣保持器。S3C44B0X的ADC中不具備采樣保持器,只能夠對頻率小于100Hz的信號進行轉換。5.ADC的相關寄存器(1)A/D轉換控制寄存器（ADCCON）ADCCON是A/D轉換控制寄存器，如表4-82所示(2)A/D轉換預分頻寄存器ADCPSR是A/D轉換預分頻寄存器，存放8位預分頻值0～255，初始值為0。(3)A/D轉換數(shù)據(jù)寄存器A/D轉換結束，可以從ADCDAT讀出轉換數(shù)據(jù)，ADCDAT轉換數(shù)據(jù)寄存器是10位值。4.13.4SIO(同步I/O)S3C44B0X的SIO能與各種類型的串行外設接口。這個SIO模塊能以一定的頻率(由寄存器設置)發(fā)送或接收8位串行數(shù)據(jù)。時鐘源可以選擇內(nèi)部時鐘或外部時鐘。SIO模塊具有以下功能：8位數(shù)據(jù)緩沖（SIODAT）12位的預定標器(SBRDR)8位間隔計數(shù)器(ITVCNT)時鐘選擇邏輯串行數(shù)據(jù)I/O腳(SIORXD和SIOTXD)外部時鐘輸入/輸出腳(SIOCK)DMA運行模式1.SIO正常操作模式發(fā)送與接收同時進行,一個發(fā)送數(shù)據(jù)腳,一個接收數(shù)據(jù)腳,當一個字節(jié)寫入SIODAT數(shù)據(jù)寄存器,如果SIO運行位設置和發(fā)送模式允許,則SIO開始發(fā)送數(shù)據(jù)為了對SIO模塊編程,應該遵守如下步驟:配置I/O腳(SIOTXD,SIOCLK,SIORXD).設置SIOCON為適當?shù)呐渲迷O置串行I/O中斷允許位如果想發(fā)送數(shù)據(jù),寫數(shù)據(jù)到SIODAT.設置SIOCON[3]為1,開始數(shù)據(jù)移位操作當數(shù)據(jù)移位操作完成時,SIO中斷被請求和 SIODAT接收到數(shù)據(jù)返回第4步2.SIODMA操作自動運行模式(非握手模式)在該模式,SIO等待直到發(fā)送的數(shù)據(jù)被外部目標設備讀走.在每次8位數(shù)據(jù)發(fā)送后,SIO插入一個可編程的間隔周期.如圖4-42所示。(1)DMA發(fā)送數(shù)據(jù)步驟如下:清DCNTZ為0,使SIO能請求DMA服務.除了SIOCON[1:0]必須為00外,適當?shù)呐渲肧IO適當?shù)呐渲肈MASIO被配置為DMA發(fā)送模式.SIO自動請求DMA服務SIO發(fā)送數(shù)據(jù)返回步驟4直到DMA計數(shù)為0設置DCNTZ為1,停止SIO請求進一步的DMA服務.

如圖4-41所示。(2)DMA接收數(shù)據(jù)步驟如下:清DCNTZ為0,使SIO能請求DMA服務.除了SIOCON[1:0]必須為00外,適當?shù)呐渲肧IO適當?shù)呐渲肈MASIO被配置為DMA只接模式.設置SIOCO