微機原理 第6章

第5章處理器總線時序和系統(tǒng)總線1在前三章中，我們面向指令系統(tǒng)和匯編語言程序設計，介紹了8086CPU的內(nèi)部結(jié)構(gòu)。在這一章中，我們將面向系統(tǒng)組成，介紹8086的外部特性和它的總線時序。2教學重點①8086CPU的引腳功能②8086的典型時序知識點5.18086的引腳功能5.28086處理器時序5.3系統(tǒng)總線5.18086的引腳功能微處理器是微機系統(tǒng)中的核心部件，其外部特性表現(xiàn)在它的引腳信號上，并通過引腳的連接發(fā)揮作用。在學習芯片的引腳信號時，請關注以下幾個方面：信號的功能－－即信號所起的作用。引腳信號的名稱通常用英文單詞或英文縮寫來表示，它大致反映了該引腳的功能和特征，是我們記憶的基礎。信號的流向－－即信號是從芯片流向外部（輸出），還是從外部流向芯片（輸入），抑或是雙向。有效方式－－信號發(fā)揮作用時的特征。電平有效、邊沿有效三態(tài)能力－－高電平、低電平和高阻5.1.18086CPU的兩種組態(tài)當把8086CPU與存儲器和外設連成一個計算機系統(tǒng)時，根據(jù)所連的存儲器和外設的規(guī)模，8086可以有兩種不同的組態(tài)：最小組態(tài)和最大組態(tài)。最小組態(tài)所謂最小組態(tài)，就是系統(tǒng)中只有一個8088/8086微處理器，在這種情況下，所有的總線控制信號，都是直接由CPU產(chǎn)生的，系統(tǒng)中的總線控制邏輯電路被減到最少，該模式適用于規(guī)模較小的微機應用系統(tǒng)。最大組態(tài)最大組態(tài)是相對于最小組態(tài)而言的，最大組態(tài)用在中、大規(guī)模的微機應用系統(tǒng)中，在最大組態(tài)下，系統(tǒng)中可以只有一個微處理器，也可以有兩個或兩個以上的微處理器，其中一個為主處理器，即8086/8088CPU，其它的微處理器稱之為協(xié)處理器，它們是協(xié)助主處理器工作的。系統(tǒng)的控制信號由8288總線控制器給出。目前常用的是最大組態(tài)！8086微處理器是一個雙列直插式、40個引腳的器件。8086的引腳圖8086在兩種組態(tài)下,8086引腳中的腳24~腳31有不同的名稱和意義。括號中為最大組態(tài)時的名稱。第33引腳MN/MX（Minimum/MaximumModeControl）接地，則處在最大組態(tài)，接到+5V電源，則處在最小組態(tài)，最大組態(tài)下24--31引腳的含義①

S2、S1、S0（BusCycleStatus）總線周期狀態(tài)信號（輸出，三態(tài)）在最大組態(tài)下，系統(tǒng)中的總線控制器8288就是利用這些狀態(tài)信號來產(chǎn)生對存儲器和I/O接口的控制信號的。（表5-1）8288總線控制器的連接8282S2S1S0性能000中斷響應001讀I/O口010寫I/O口011暫存100取指令101讀存儲器110寫存儲器111無源狀態(tài)表5－1最大組態(tài)下的總線周期這里對無源狀態(tài)作一說明：從表5－1中可以看出，每一種S2S1S0的組合都對應一個具體的總線操作，除S2S1S0=111外，其余都稱為有源狀態(tài)。也就是說，在有源狀態(tài)中，至少有一個信號為0，當為S2S1S0=111時，也就是一個總線操作即將結(jié)束，另一個總線周期還未開始時，稱為無源狀態(tài)，很顯然，這時S2S1S0中任一信號的改變，都意味著一個新的總線周期的開始。無源狀態(tài)ALE（AddressLatchEnable）地址鎖存允許信號（輸出）高電平有效。這是8288總線控制器提供給地址鎖存器8282/8283的控制信號，把當前地址/數(shù)據(jù)復用總線、地址/狀態(tài)復用總線上輸出的地址信息，鎖存到地址鎖存器8282/8283中去。

8288主要控制總線的含義8282鎖存器8288主要控制總線的含義（續(xù)）DT/R=1:數(shù)據(jù)由CPU經(jīng)總線收發(fā)器8286/8287輸出（發(fā)送）DT/R=0:數(shù)據(jù)經(jīng)總線收發(fā)器8286/8287輸入CPU（接收）DT/R（DataTransmit/Receive）數(shù)據(jù)發(fā)送/接收控制信號（輸出）在最大組態(tài)時，為了增加數(shù)據(jù)總線的驅(qū)動能力，采用發(fā)送/接收接口芯片8286/8287。DEN（DataEnable）數(shù)據(jù)允許信號（輸出）高電平有效。作為發(fā)送/接收接口片子8286/8287的輸出允許信號。8288主要控制總線的含義（續(xù)）AD0AD7AD1...A0A1A7..B0B1B7..82868086DENOE數(shù)據(jù)總線輸入線輸出線DT/RT一片8286與8086及8288的連接82888288主要控制總線的含義（續(xù)）MRDC（MemoyReadCommand）:存儲器讀命令MWTC（MemoyWriteCommand）:存儲器寫命令IORC（I/OReadCommand）:I/O讀命令IOWC（I/OWriteCommand）:I/O寫命令這4個信號全是低電平有效的輸出信號。②

RQ/GT0，RQ/GT1（Request/Grant）總線請求信號輸入/總線請求允許信號輸出（輸入/輸出）供CPU以外的2個處理器用來發(fā)出使用總線的請求信號和接收CPU對總線請求回答信號。RQ/GT0比RQ/GT1的優(yōu)先級高。最大組態(tài)下24--31引腳的含義（續(xù)）③

LOCK總線封鎖信號（輸出，三態(tài)）低電平有效。有效時，表示CPU獨占總線使用權，系統(tǒng)中的其它總線主設備不能獲得對系統(tǒng)總線的控制。LOCK信號是由指令前綴LOCK產(chǎn)生的，在LOCK前綴后面的一條指令執(zhí)行完畢之后，便撤消LOCK信號。在DMA方式，此線浮空。最大組態(tài)下24--31引腳的含義（續(xù)）④QS1，QS0（InstructionQueueStatus）指令對列狀態(tài)信號（輸出）兩個信號組合起來提供指令對列的狀態(tài)。（表5-2）QS1QS0性能00無操作01取走指令隊列第一個字節(jié)10隊列空11除第一個字節(jié)外，還取走了后續(xù)字節(jié)中的代碼

最大組態(tài)下24--31引腳的含義（續(xù)）5.1.28086的引線兩種組態(tài)下，名稱和功能相同的32個引腳的含義①AD15~AD0（AddressDataBus）地址/數(shù)據(jù)復用引腳（輸入/輸出，三態(tài)）在DMA方式，此線浮空。同一引腳在不同時刻傳送不同的信息，稱為分時復用引腳功能相同的32個引腳的含義（續(xù)）②A19/S6~A16/S3（Address/Status）地址/狀態(tài)復用引腳（輸出，三態(tài)）S6始終為0，用以指示8086CPU當前與總線連通注意：在I/O操作時，這些地址不用，全為低電平。S5：用來指示中斷允許標志位IF的狀態(tài)S5=1，允許可屏蔽中斷請求S5=0，禁止可屏蔽中斷請求S4、S3共有四個組態(tài)，用以指明當前使用的段寄存器S4S3性能00使用ES01使用SS10使用CS11使用DS③

RD（Read）讀信號引腳（輸出，三態(tài)）在DMA方式，此線浮空。低電平有效。有效時，表示正在對存儲器讀或I/O讀（取決于M/IO控制信號）。④

READY“準備好”信號引腳（輸入）從所尋址的存儲器或I/O設備發(fā)來的響應信號，高電平有效。當其有效時，表示內(nèi)存或I/O設備準備就緒，馬上就可以進行一次數(shù)據(jù)的傳輸。

READY信號由存儲器或I/O端口根據(jù)其速度需要用硬件電路產(chǎn)生。功能相同的32個引腳的含義（續(xù)）⑤

INTR（InterruptRequest）可屏蔽中斷請求信號引腳（輸入）高電平有效。⑥

NMI（Non-MaskableInterrupt）非屏蔽中斷請求信號（輸入）是一個邊沿觸發(fā)信號，是一個由低到高的上升沿。⑦

TEST測試信號（輸入）低電平有效，TEST信號與WAIT指令結(jié)合起來使用，CPU執(zhí)行WAIT指令后，處于等待狀態(tài)，當TEST引腳輸入低電平時，系統(tǒng)脫離等待狀態(tài)，繼續(xù)執(zhí)行被暫停執(zhí)行的指令。功能相同的32個引腳的含義（續(xù)）⑧

RESET復位信號（輸入）高電平有效。8086CPU要求復位信號至少維持4個時鐘周期才能起到復位的效果，復位信號輸入之后，CPU結(jié)束當前操作，并對處理器的標志寄存器、IP、DS、SS、ES寄存器及指令隊列進行清零操作，而將CS設置為0FFFFH。⑨

CLK時鐘信號（輸入）8086的標準時鐘頻率為8MHZ。功能相同的32個引腳的含義（續(xù)）⑩VCC電源引腳，8086CPU采用單一的+5V電源該輸入引腳電平的高、低決定了CPU工作在最小組態(tài)還是最大組態(tài)。

接+5V，最小組態(tài)；接地，最大組態(tài)。GND接地引腳，有兩個。11MN/MX最小/最大組態(tài)控制（輸入）12功能相同的32個引腳的含義（續(xù)）BHE/S7（BusHighEable/Status）

高8位數(shù)據(jù)總線允許/狀態(tài)復用引腳（輸出）13S7在當前的芯片設計中并未賦予實際的意義。功能相同的32個引腳的含義（續(xù)）最大組態(tài)典型配置最大組態(tài)典型配置在最大組態(tài)下，要用8288總線控制器來對CPU發(fā)出的控制信號（S2、S1、S0）進行變換和組合，以得到對存儲器或I/O端口的讀/寫信號和對鎖存器8282及總線收發(fā)器8286的控制信號。AD15~AD0BACK5.28086處理器時序指令周期、總線周期及時鐘周期的概念及它們之間的聯(lián)系

8086工作在最大組態(tài)下存儲器讀寫時序重點掌握（1）什么是時序時序是計算機操作運行的時間順序。5.2.1時序的基本概念（2）指令周期、總線周期及時鐘周期一條指令從其代碼被從內(nèi)存單元中取出到其所規(guī)定的操作執(zhí)行完畢，所用的時間，稱為相應指令的指令周期。由于指令的類型、功能不同，因此，不同指令所要完成的操作也不同，相應地，其所需的時間也不相同。也就是說，指令周期的長度因指令的不同而不同。①指令周期指令周期、總線周期及時鐘周期CPU通過總線與內(nèi)存或I/O端口之間，進行一個字節(jié)（或字）數(shù)據(jù)交換所進行的操作，稱為一次總線操作，相應于某個總線操作的時間即為總線周期。②總線周期時鐘周期是微機系統(tǒng)工作的最小時間單元，它取決于系統(tǒng)的主頻率，系統(tǒng)完成任何操作所需要的時間，均是時鐘周期的整數(shù)倍。時鐘周期又稱為T狀態(tài)。③時鐘周期指令周期、總線周期及時鐘周期三種周期的聯(lián)系一個指令周期由一個或幾個總線周期組成，一個基本的總線周期由4個T狀態(tài)組成，分別稱為T1狀態(tài)、T2狀態(tài)、T3狀態(tài)、T4狀態(tài)。在每個T狀態(tài)下，CPU完成不同的動作。在有些情況下，如果存儲器或外設的速度跟不上CPU，在基本總線周期的T3和T4之間插入1個或多個附加時鐘周期TW，TW又叫等待狀態(tài)。

思考：應插入多少個Tw取決于什么因素？READY信號每條指令的功能不同，所需要進行的操作也不同，指令周期的長度也必不相同。但是，不同的指令所要完成的操作，都是由一系列的總線操作組合而成的。8086微機系統(tǒng)，能夠完成的操作有下列幾種主要類型：☆存貯器讀或?qū)憽領/O讀或I/O寫☆中斷響應。2、8086CPU的典型時序按數(shù)據(jù)傳輸?shù)姆较騺矸郑蓪⒖偩€操作分為讀操作和寫操作兩種類型；按照讀/寫的不同對象，總線操作又可分為存貯器讀/寫與I/O讀/寫操作，下面以8086工作在最大組態(tài)為基礎分析8086的典型時序。1、存儲器讀周期和存儲器寫周期存儲器讀周期：T1狀態(tài)：給出內(nèi)存單元的20位地址信息和S2、S1、S0狀態(tài)信息。從ALE引腳發(fā)出地址鎖存信號將地址鎖存。若系統(tǒng)中有數(shù)據(jù)總線收發(fā)器，則DT/R=0注意：ALE和DT/R是由總線控制器8288發(fā)出的。T2狀態(tài)：在A19~A16線上出現(xiàn)狀態(tài)信號S6~S3，AD15~AD0線進入高阻狀態(tài)，以便為讀入數(shù)據(jù)作準備。若系統(tǒng)中有數(shù)據(jù)總線收發(fā)器，則8288的DEN=1。

MRDC=0。存儲器讀周期（續(xù)）TW狀態(tài)：在T3狀態(tài)，采樣READY線，若READY=0，則進入等待周期。T4狀態(tài)：CPU對數(shù)據(jù)總線進行采樣，從而獲得數(shù)據(jù)。S2、S1、S0按照下一個總線周期的操作類型產(chǎn)生電平變化。存儲器讀周期（續(xù)）T3狀態(tài)：內(nèi)存單元將數(shù)據(jù)送到數(shù)據(jù)總線上。S2、S1、S0全部進入高電平（無源狀態(tài)）最大組態(tài)存儲器讀周期時序8288產(chǎn)生*書有錯！存儲器寫周期存儲器寫周期：DT/R=1，其他與存儲讀周期同。T2狀態(tài)：CPU往AD15~AD0線發(fā)出數(shù)據(jù)。

AMWC（提前的存儲器寫信號）=0，

8288的DEN=1T1狀態(tài)：TW狀態(tài)T3狀態(tài)：CPU繼續(xù)提供狀態(tài)信息和數(shù)據(jù)。MWTC（存儲器寫信號）=0。S2、S1、S0全部進入高電平（無源狀態(tài)）T4狀態(tài)：數(shù)據(jù)從數(shù)據(jù)總線上被撤除，各種控制信號線和狀態(tài)信號線進入無效狀態(tài)。S2、S1、S0按照下一個總線周期的操作類型產(chǎn)生電平變化。存儲器寫周期（續(xù)）*書有錯！最大組態(tài)存儲器寫周期時序111110T4T3T2T1A15～A8A19～A16S6～S3由8288產(chǎn)生ALES2*～S0*CLKA19/S6～A16/S3A15～A8DEN寫命令AD7～AD0A7～A0輸出數(shù)據(jù)DT/R*AMWTC*MWTC*2、I/O讀周期和I/O寫周期I/O接口電路的工作速度較面慢，往往要插入等待狀態(tài)。a）T1期間8086發(fā)出16位地址信息，A19~A16為0，同時S0~S2的編碼為I/O操作。b）在T3周期采樣的READY為低電平，插入一個等待周期TW狀態(tài)。c）8288發(fā)出讀寫命令為IORC和AIOWC（IOWC未用）和存儲器讀寫周期的時序基本相同，不同之處為：3、空轉(zhuǎn)周期只有在CPU與存貯器或I/O端口之間傳送數(shù)據(jù)時，CPU才執(zhí)行相應的總線操作，而當它們之間不傳送數(shù)據(jù)時，則進入總線空轉(zhuǎn)周期?？辙D(zhuǎn)周期是指在兩個總線周期之間的時間間隔。包含一個到多個時鐘周期在總線空轉(zhuǎn)周期內(nèi)，CPU的各種信號線上的狀態(tài)維持不變。要注意的是，總線空操作并不意味著CPU不工作，只是總線接口部件BIU不工作，而總線執(zhí)行部件EU仍在工作，如進行計算、譯碼、內(nèi)部寄存器之間傳送數(shù)據(jù)等。實質(zhì)上總線空操作期間，是BIU對EU的一種等待。4、中斷響應周期（對可屏蔽中斷）5、系統(tǒng)的復位6、CPU進入和退出保持狀態(tài)的時序BACK5.3系統(tǒng)總線5.3.1概述總線是一組信號線的集合，是一種在各模塊之間傳送信息的公共通道總線是各部件聯(lián)系的紐帶在微機系統(tǒng)中，利用總線實現(xiàn)芯片內(nèi)部、印刷電路板各部件之間、機箱內(nèi)各插件板之間、主機與外部設備之間或系統(tǒng)與系統(tǒng)之間的連接與通信。采用總線結(jié)構(gòu)之后，使系統(tǒng)中各功能部件間的相互關系轉(zhuǎn)變?yōu)楦鞑考嫦蚩偩€的單一關系，一個部件（功能板／卡）只要符合總線標準，就可以連接到采用這種總線標準的系統(tǒng)中，從而可以簡化系統(tǒng)設計、簡化系統(tǒng)結(jié)構(gòu)、提高系統(tǒng)可靠性、易于系統(tǒng)的擴充和更新等等。1、總線的分類按總線功能來劃分可分為:地址總線數(shù)據(jù)總線控制總線根據(jù)所處的位置不同，總線可以分為：片內(nèi)總線位于微處理器芯片的內(nèi)部，用于算術邏輯單元ALU與各種寄存器或者其它功能單元之間的相互連接。片總線（元件級總線或局部總線）各種板、卡上實現(xiàn)芯片間相互連接的總線?？偩€的分類（續(xù)）內(nèi)總線（板級總線、系統(tǒng)總線）計算機機箱內(nèi)部，用于連接微機各功能部件插卡的總線稱為系統(tǒng)總線。系統(tǒng)總線在計算機主板上，以幾個并列的擴展插槽形式提供給用戶。如PC總線、AT總線（ISA總線）、PCI總線、AGP總線等

總線