單片微型計(jì)算機(jī)課件 第2章(第三版)徐惠民

第二章微型計(jì)算機(jī)的存儲(chǔ)器

作用：存放指令和數(shù)據(jù)

地址：n條地址線

2n個(gè)存儲(chǔ)器單元

容量：2n×位數(shù)（8，16，32位）

單位：1byte=8bit

1word=16bit

1KB=210byte

1MB=210KB2.1ROM1.掩膜編程ROM根據(jù)用戶要求在工廠寫(xiě)

2.現(xiàn)場(chǎng)編程ROM(PROM)

根據(jù)用戶要求在現(xiàn)場(chǎng)寫(xiě)

3.可改寫(xiě)、可編程ROMUVEPROM紫外線擦除電寫(xiě)

EEPROM電寫(xiě)電擦地址譯碼器輸出緩沖器存儲(chǔ)矩陣2n×m…………A0A1An-1D0D1Dm-1圖2.1ROM的基本結(jié)構(gòu)框圖CEOECEOEVccCE

/

PGMA10OEA72716EPROMA6A5A4A3A2A1A0O0O1O2GND1357911242220181614O7O6O5O4O3VppA8A9引腳狀態(tài)方式

CE/PGMOEVpp(V)Vcc(V)輸出值讀出低低+5+5數(shù)據(jù)輸出維持高無(wú)關(guān)+5+5高阻抗編程脈沖高+25+5數(shù)據(jù)輸入程序檢驗(yàn)低低+25+5數(shù)據(jù)輸出編程禁止低高+25+5高阻抗圖2.52716的引腳排列表2.12716的工作方式2.2RAM1.靜態(tài)RAM有電保持，內(nèi)部復(fù)雜，集成度低

2.動(dòng)態(tài)RAM有電刷新，外部刷新，集成度高

3.Flash存儲(chǔ)器圖2.62128的引腳排列表2.22128的工作方式VccCEA10OEA72128SRAMA6A5A4A3A2A1A0I0/O0GND1357911242220181614I7/O7WEA8A9I1/O1I2/O2I6/O6I5/O5I4/O4I3/O3數(shù)據(jù)輸入低低任意寫(xiě)入數(shù)據(jù)輸出低高低讀出高阻抗低高高輸出禁止高阻抗高任意任意未選中DCEWEOE引腳狀態(tài)方式2.3存儲(chǔ)器的組成與擴(kuò)展2.3.1芯片的選擇

1.類型選擇

ROM:掩膜ROMPROMUVEPROMEEPROMRAM:靜態(tài)RAM動(dòng)態(tài)RAMFlash2.容量選擇27162Kbyte2751264Kbyte3.存儲(chǔ)器的存取時(shí)間與CPU速度的匹配

CPU速度：送出地址有效到送出讀寫(xiě)信號(hào)

存取時(shí)間：讀取時(shí)間（較長(zhǎng)）、寫(xiě)入時(shí)間讀取時(shí)間：CPU地址有效到存儲(chǔ)器數(shù)據(jù)穩(wěn)定地址有效讀完成CPU信號(hào)存儲(chǔ)器最大讀取時(shí)間TrFs=20MTs=50nsTr=200ns存儲(chǔ)器1Tr=100ns適合存儲(chǔ)器2Tr=210ns不適合2.3存儲(chǔ)器的組成與擴(kuò)展2.3.2存儲(chǔ)器芯片組的連接

AddressBusDataBusControlBusCPU存儲(chǔ)器1。位數(shù)的擴(kuò)展8位擴(kuò)展成為16位AddressBusDataBus（low8)ControlBusCPU低8位存儲(chǔ)器高8位存儲(chǔ)器DataBus（up8)地址線、控制線并接，數(shù)據(jù)線分開(kāi)接2.存儲(chǔ)器存儲(chǔ)單元的擴(kuò)展

用4片2K*8位擴(kuò)展成為8K*8位存儲(chǔ)器芯片組

(1)每片有地址線11根（并接到CPU），數(shù)據(jù)線8根（并接到CPU）;(2)片選線1根。在4片的4根片選線分別接到CPU，任何時(shí)間只能有一根片選線出現(xiàn)有效電平（高/低，1/0）。(3)線選法譯碼法全譯碼，部分譯碼使用譯碼器(3)線選法譯碼法全譯碼，部分譯碼使用譯碼器A12/4譯碼器A00123A1A03210001110011101101011110111芯片A15A14A13A12A11A10…A0地址范圍

#1000010…00800~0FFF000011…1#2000100

…01000~17FF000101…

1#3001000

…02000~27FF001001…

1#4010000

…04000~47FF010001…

1A0~A108位DB圖2.13用線選法擴(kuò)展存儲(chǔ)器單元數(shù)#1#2#3#4A11A12A13A14高有效A0~A108位DB圖2.13用線選法擴(kuò)展存儲(chǔ)器單元數(shù)芯片A15A14A13A12A11A10…A0地址范圍

#1011100…07000011101…1~77FF#2011010

…06800011011…

1~6FFF#3010110

…05800010111…

1~5FFF#4001110

…03800001111…

1~3FFF#1#2#3#4A11A12A13A14低有效A0~A158位DB圖2.14全譯碼法構(gòu)成8k×8存儲(chǔ)器芯片A15A14A13A12A11A10…A0地址范圍

#1000000…00000~07FF000001…1#2000010

…00800~0FFF000011…

1#3000100

…01000~17FF000101…

1#4000110

…01800~1FFF000111…

1CE#41800~1FFFCE#31000~17FFCE#20800~0FFFCE#10000~07FFQ0Q1Q2Q3A0~A10A11~A155/32譯碼器A0~A128位DB圖2.15采用部分譯碼的連接方案A15A14A13芯片A12A11A10…A0基本地址范圍0

0

0

#1000…00000~07FF001001…1010#20