數(shù)電最后復(fù)習(xí)課件

數(shù)字電子技術(shù)基礎(chǔ)期末總結(jié)第一章數(shù)制與碼制2，10，8，16進(jìn)制互換。原碼，反碼，補(bǔ)碼。常用編碼：1）十進(jìn)制：8421碼、余3碼。2）格雷碼含義第二章、邏輯代數(shù)基礎(chǔ)基本運算及其符號：與，或，非。復(fù)合邏輯運算符號：與非，或非，異或，同或。基本公式和常用公式：表2.3.1、表2.3.3基本定理：代入、反演、對偶。邏輯函數(shù)的表示方法：真值表、函數(shù)表達(dá)式、邏輯圖、波形圖，之間能任意地相互轉(zhuǎn)換。邏輯函數(shù)的標(biāo)準(zhǔn)形式：最小項之和、最大項。邏輯函數(shù)化簡：公式化簡、卡諾圖及其化簡、有無關(guān)項的卡諾圖化簡。第三章門電路簡單的門電路圖:二極管與門、或門和CMOS與門、或、非門。數(shù)字集成電路有兩大類:由MOSFET構(gòu)成，簡稱CMOS集成電路；由三極管組成，簡稱TTL集成電路。

TTL：輸入懸空為1。3.TTL門電路符號及特點:OC門、三態(tài)門。P溝道N溝道1.與非門2.或非門漏極開路(OD)輸出的與非門圖3.3.31CMOS傳輸門（TG）C’C‘三態(tài)輸出的CMOS門電路用途：（1）作為TTL電路與總線間的接口電路。（2）實現(xiàn)數(shù)據(jù)的雙向傳輸。三極管反相器TTL反相器1．組合邏輯電路的特點：電路任一時刻的輸出狀態(tài)只決定于該時刻各輸入狀態(tài)的組合，而與電路的原狀態(tài)無關(guān)。組合電路是由門電路組合而成，電路中沒有記憶單元，沒有反饋通路。2．組合邏輯電路的分析步驟為：寫出各輸出端的邏輯表達(dá)式→化簡和變換邏輯表達(dá)式→列出真值表→確定功能。3．組合邏輯電路的設(shè)計步驟為：根據(jù)設(shè)計要求列出真值表→寫出邏輯表達(dá)式(或填寫卡諾圖)→邏輯化簡和變換→畫出邏輯圖第四章組合邏輯電路邏輯電路圖邏輯表達(dá)式

1

1最簡與或表達(dá)式化簡

2

2從輸入到輸出逐級寫出4.2.1組合邏輯電路的分析方法給定邏輯電路圖通過分析找出電路的邏輯功能退出下一頁上一頁2最簡與或表達(dá)式

3真值表

3

4電路的邏輯功能當(dāng)輸入A、B、C中有2個或3個為1時，輸出Y為1，否則輸出Y為0。所以這個電路實際上是一種3人表決用的組合電路：只要有2票或3票同意，表決就通過。

4退出下一頁上一頁真值表電路功能描述

1邏輯抽象

1輸入變量:

紅（R）、黃（A）、綠（G） 規(guī)定燈亮為1，不亮為0。輸出變量：故障信號（Z）正常為0，故障為1。輸入變量輸出RAGZ000100100100011110001011110111114.2.2組合邏輯電路的設(shè)計方法退出下一頁上一頁寫出函數(shù)式

2

2選定器件類型為小規(guī)模門電路

3化簡邏輯函數(shù)式

4

4

5化出邏輯電路圖

5由與門和或門組成4．常用的中規(guī)模組合邏輯器件：編碼器、譯碼器74LS138、數(shù)據(jù)選擇器74LS153

、加法器等。5．應(yīng)用中規(guī)模組合邏輯器件進(jìn)行組合邏輯電路設(shè)計的一般原則：使用芯片的個數(shù)和品種型號最少，芯片之間的連線最少。6．用中規(guī)模組合邏輯芯片設(shè)計組合邏輯電路最簡單和最常用的方法：用數(shù)據(jù)選擇器設(shè)計多輸入、單輸出的邏輯函數(shù)；用二進(jìn)制譯碼器設(shè)計多輸入、多輸出的邏輯函數(shù)。1、二進(jìn)制譯碼器（3-8線譯碼器）74LS138圖43.63位二進(jìn)制（3線－8線）譯碼器的框圖輸入：3位二進(jìn)制代碼輸出：8個互斥的信號真值表輸入輸出A2A1A0Y7Y6Y5Y4Y3Y2Y1Y00000000000100100000010010000001000110000100010000010000101001000001100100000011110000000利用附加控制端進(jìn)行擴(kuò)展例4.3.2：用兩片74HC138（3線—8線譯碼器）

4線（D3D2D1D0）—16線譯碼器Z’0~Z’15譯碼輸入D3-D0：0000-0111第一片工作Z’0~Z’7第二片工作Z’8~Z’15D3-D0：1000-1111D3=1D3=0步驟：根據(jù)要求設(shè)計出實際邏輯電路確定輸入、輸出列出真值表寫出表達(dá)式并簡化畫邏輯電路圖形式變換根據(jù)設(shè)計所用芯片要求用譯碼器設(shè)計組合邏輯電路1.基本原理

3位二進(jìn)制譯碼器給出3變量的全部最小項;

。。。

n位二進(jìn)制譯碼器給出n變量的全部最小項;任意函數(shù)： 利用附加的門電路將n位二進(jìn)制譯碼輸出的最小項組合起來，可獲得任何形式的輸入變量≦n的組合函數(shù)例：利用74HC138設(shè)計一個多輸出的組合邏輯電路，輸出邏輯函數(shù)式為：寫出函數(shù)的最小項之和形式，并變換為與非-與非形式。二、用數(shù)據(jù)選擇器設(shè)計組合電路1.基本原理

具有n位地址輸入的數(shù)據(jù)選擇器，可產(chǎn)生任何形式的輸入變量不大于n+1的組合函數(shù)基本原理： 將要產(chǎn)生的函數(shù)變換成輸入變量與輸入變量相加或輸入變量與常量相加。例4.3.7：將BCD的8421碼轉(zhuǎn)換為余3碼三、用加法器設(shè)計組合邏輯電路8421碼+0011=余3碼觸發(fā)器和門電路是構(gòu)成數(shù)字系統(tǒng)的基本邏輯單元。前者具有記憶功能，用于構(gòu)成時序邏輯電路；后者沒有記憶功能，用于構(gòu)成組合邏輯電路。觸發(fā)器有兩個基本特性：①有兩個穩(wěn)定狀態(tài)；②在外信號作用下，兩個穩(wěn)定狀態(tài)可相互轉(zhuǎn)換，沒有外信號作用時，保持原狀態(tài)不變。因此，觸發(fā)器具有記憶功能，常用來保存二進(jìn)制信息。一個觸發(fā)器可存儲1位二進(jìn)制碼，存儲n位二進(jìn)制碼則需用n個觸發(fā)器。第五章觸發(fā)器觸發(fā)器分類：本章重點：觸發(fā)器外部邏輯功能、觸發(fā)方式。結(jié)構(gòu)分類功能分類脈沖觸發(fā)電平觸發(fā)邊沿觸發(fā)。SR觸發(fā)器JK觸發(fā)器T觸發(fā)器D觸發(fā)器觸發(fā)器的邏輯功能：觸發(fā)器的次態(tài)與現(xiàn)態(tài)及輸入信號之間的邏輯關(guān)系。其描述方法：主要有特性表、特性方程、狀態(tài)轉(zhuǎn)換圖和波形圖(又稱時序圖)等。★觸發(fā)器根據(jù)邏輯功能不同分為：

D

觸發(fā)器T

觸發(fā)器SR

鎖存器JK

觸發(fā)器T′觸發(fā)器10Q*10DQ*

=

DQ’QQ*10T不定01

QQ*00011011R’S’Q*

=S

+

R’QSR

=

0(約束條件)Q’10

QQ*11011000KJQ*

=JQ’+

K’Q只有CP輸入端，無數(shù)據(jù)輸入端。來一個CP翻轉(zhuǎn)一次Q*

=

Q’電平觸發(fā)器邊沿觸發(fā)器脈沖觸發(fā)器★根據(jù)觸發(fā)方式不同分為：

例如Q’Q1JJC1CP1KKQ’Q1JJC1CP1KKQ’Q1JJC1CP1KK注意(1)

弄清時鐘觸發(fā)沿是上升沿還是下降沿？(2)弄清有無異步輸入端？異步置0端和異步置1端是低電平有效還是高電平有效？(4)

邊沿觸發(fā)器的邏輯功能和特性方程與同步觸發(fā)器的相同，但由于觸發(fā)方式不一樣，因此，它們的邏輯功能和特性方程成立的時間不同。邊沿觸發(fā)器的邏輯功能和特性方程只在時鐘的上升沿(或下降沿)成立。(3)

異步端不受時鐘CP控制，將直接實現(xiàn)置0或置1。觸發(fā)器工作時，應(yīng)保證異步端接非有效電平。不同類型觸發(fā)器之間的轉(zhuǎn)換轉(zhuǎn)換步驟：（1）寫出已有觸發(fā)器和待求觸發(fā)器的特性方程。（2）變換待求觸發(fā)器的特性方程，使之形式與已有觸發(fā)器的特性方程一致。（3）比較已有和待求觸發(fā)器的特性方程，根據(jù)兩個方程相等的原則求出轉(zhuǎn)換邏輯。（4）根據(jù)轉(zhuǎn)換邏輯畫出邏輯電路圖。轉(zhuǎn)換方法：利用令已有觸發(fā)器和待求觸發(fā)器的特性方程相等的原則，求出轉(zhuǎn)換邏輯。JK觸發(fā)器→D觸發(fā)器寫出D鎖存器的特性方程，并進(jìn)行變換，使之形式與JK觸發(fā)器的特性方程一致：與JK觸發(fā)器的特性方程比較，得：電路圖第六章時序電路

時序電路通常由記憶電路及組合電路兩部分組成，具有記憶作用。時序電路可分類：同步時序電路的分析同步時序電路的設(shè)計

同步時序電路：按功能分：同步及異步時序電路。按輸出信號特點：米利型和穆尓型4．時序邏輯電路的設(shè)計步驟一般為：設(shè)計要求→最簡狀態(tài)表→編碼表→次態(tài)卡諾圖→驅(qū)動方程、輸出方程→邏輯圖。2．描述時序邏輯電路邏輯功能的方法：狀態(tài)轉(zhuǎn)換真值表、狀態(tài)轉(zhuǎn)換圖和時序圖等。3．時序邏輯電路的分析步驟一般為：邏輯圖→時鐘方程（異步）、驅(qū)動方程、輸出方程→狀態(tài)方程→狀態(tài)轉(zhuǎn)換真值表→狀態(tài)轉(zhuǎn)換圖和時序圖→邏輯功能。1．時序邏輯電路的特點：任一時刻輸出狀態(tài)不僅取決于當(dāng)時的輸入信號，還與電路的原狀態(tài)有關(guān)。因此時序電路中必須含有存儲器件。6.2時序電路分析方法寫出各觸發(fā)器的驅(qū)動方程寫觸發(fā)器的特性方程根據(jù)邏輯圖得出輸出方程把驅(qū)動方程代入特性方程寫觸發(fā)器的狀態(tài)方程得到電路的邏輯功能同步時序電路的分析方法輸入端的表達(dá)式，如T、J、K、D得出狀態(tài)轉(zhuǎn)換真值表。輸出端Q的表達(dá)式【例6.2.1】試分析圖6.2.1時序邏輯電路的邏輯功能，寫出它的驅(qū)動方程、狀態(tài)方程和輸出方程。FF1、FF2和FF3，是三個主從結(jié)構(gòu)的TTL觸發(fā)器，下降沿動作，輸入端懸空時和邏輯1狀態(tài)等效。圖6.2.1時序邏輯電路J1J2J3K1K2K3組合電路存儲電路解：①寫出驅(qū)動方程：（6.2.1）J1J2J3K1K2K3（6.2.2）（6.2.3）6．計數(shù)器是一種簡單而又最常用的時序邏輯器件。計數(shù)器不僅能用于統(tǒng)計輸入脈沖的個數(shù)，還常用于分頻、定時、產(chǎn)生節(jié)拍脈沖等。5．寄存器分為數(shù)碼寄存器和移位寄存器兩種。7．用已有的M進(jìn)制集成計數(shù)器產(chǎn)品可以構(gòu)成N(任意)進(jìn)制的計數(shù)器N進(jìn)制計數(shù)器1、用同步清零端或置數(shù)端歸零構(gòu)成N進(jìn)置計數(shù)器2、用異步清零端或置數(shù)端歸零構(gòu)成N進(jìn)置計數(shù)器（1）寫出狀態(tài)SN-1的二進(jìn)制代碼。（2）求歸零邏輯，即求同步清零端或置數(shù)控制端信號的邏輯表達(dá)式。（3）畫連線圖。（1）寫出狀態(tài)SN的二進(jìn)制代碼。（2）求歸零邏輯，即求異步清零端或置數(shù)控制端信號的邏輯表達(dá)式。（3）畫連線圖。利用集成計數(shù)器的清零端和置數(shù)端實現(xiàn)歸零，從而構(gòu)成按自然態(tài)序進(jìn)行計數(shù)的N進(jìn)制計數(shù)器的方法。清零、置數(shù)均采用同步方式的有74LS163；均采用異步方式的有74LS193、74LS197

、74LS192；清零采用異步方式、置數(shù)采用同步方式的有74LS161、74LS160；有的只具有異步清零功能，如CC4520、74LS190、74LS191；74LS90則具有異步清零和異步置9功能。例：用74LS161來構(gòu)成一個十二進(jìn)制計數(shù)器。SN＝S12＝1100D0～D3可隨意處理D0～D3必須都接0SN-1＝S11＝1011圖6.4.1同步時序邏輯電路的設(shè)計過程1234第十章脈沖波形的產(chǎn)生和整形施密特觸發(fā)器特點及其應(yīng)用單穩(wěn)態(tài)觸發(fā)器特點及其應(yīng)用多諧振蕩器特點及其應(yīng)用555定時器及其應(yīng)用施密特觸發(fā)器和單穩(wěn)態(tài)觸發(fā)器是兩種常用的整形電路，可將輸入的周期信號整形成符合要求的同周期矩形脈沖。施密特觸發(fā)器具有回差特性，它有兩個穩(wěn)態(tài)狀態(tài)，有兩個不同的觸發(fā)電平。施密特觸發(fā)器可將任意波形變換成矩形脈沖，輸出脈沖寬度取決于輸入信號的波形和

回差電壓的大小。施密特觸發(fā)器還可用來進(jìn)