No.5控制器綜述綜述

計算機組成原理第5章控制器第5章控制器學習內容：第1節(jié)基本概念第2節(jié)指令周期第3節(jié)硬連線控制器第4節(jié)微程序控制器學習目標與要求：掌握CPU的功能及組成方式掌握控制器的控制方式掌握組合邏輯控制器的工作原理和設計方法掌握微程序控制器的工作原理和設計方法5.1基本概念要使計算機系統(tǒng)完成具體的任務，就要各部件協(xié)調工作。CPU的功能就是控制計算機系統(tǒng)各部件協(xié)調地工作，具體可歸結為以下四個方面：1.指令控制若要計算機解決某個問題，程序員就要編制解題程序，而程序是指令的有序集合。按照“存儲程序控制”的概念，程序被裝入主存后，計算機應能按其預先設定的要求有條不紊地執(zhí)行指令，方可完成具體的任務。因此，嚴格控制程序的執(zhí)行順序，是CPU的首要任務。5.1基本概念2.操作控制一條指令的執(zhí)行，要涉及計算機中的若干個部件?？刂七@些部件協(xié)同工作，要靠各種操作信號的有機配合。因此，CPU產(chǎn)生操作信號傳送給被控部件，并能檢測各個部件發(fā)送來的信號，是協(xié)調各個工作部件按指令要求完成規(guī)定任務的基礎。時序控制要使計算機有條不紊地工作，對各種操作信號的產(chǎn)生時間、穩(wěn)定時間、撤銷時間及相互之間的關系都應有嚴格的要求。對操作信號施加時間上的控制，稱為時序控制。只有嚴格的時序控制，才能保證各功能部件組合構成有機的計算機系統(tǒng)。5.1基本概念3.數(shù)據(jù)加工要完成具體的任務，就不可避免地涉及數(shù)值數(shù)據(jù)的算術運算、邏輯變量的邏輯運算以及其他非數(shù)值數(shù)據(jù)（如字符、字符串）的處理。這些運算和處理，稱為數(shù)據(jù)加工。數(shù)據(jù)加工處理是完成程序功能的基礎，因此，它是CPU的根本任務。4.異常處理和中斷處理對CPU內部出現(xiàn)的意外情況進行處理。此外還具有存儲器管理、總線管理、電源管理等擴展管理。5.1基本概念CPU由運算器和控制器兩大部件組成?？刂破鲝膬却嬷腥≈噶睿嬎阆乱粭l指令在內存中的地址。對指令進行譯碼，產(chǎn)生相應的操作控制信號?？刂浦噶顖?zhí)行的步驟和數(shù)據(jù)流動方向。運算器算術邏輯單元（ALU）、累加器、數(shù)據(jù)緩沖寄存器、寄存器組和狀態(tài)寄存器組成，它是數(shù)據(jù)加工處理部件。運算器接受控制器的命令完成具體的數(shù)據(jù)加工任務。運算器對累加器和數(shù)據(jù)緩沖寄存器的內容進行算術運算或邏輯運算，運算的結果保存到累加器中，并建立相應的狀態(tài)標志存放到狀態(tài)寄存器中。5.1基本概念2.CPU的寄存器（1）指令寄存器（IR）指令寄存器用來存放從存儲器中取出的指令。當指令從主存取出暫存于指令寄存器之后，在執(zhí)行指令的過程中，指令寄存器的內容不允許發(fā)生變化，以保證實現(xiàn)指令的全部功能。（2）程序計數(shù)器（PC）程序計數(shù)器又稱指令計數(shù)器，用來存放正在執(zhí)行的指令地址或接著要執(zhí)行的下條指令地址。對于順序執(zhí)行的情況，PC的內容應不斷地增量（加“1”），以控制指令的順序執(zhí)行。這種加“1”的功能，有些機器是程序計數(shù)器本身具有的，也有些機器是借助運算器來實現(xiàn)的。在遇到需要改變程序執(zhí)行順序的情況時，將轉移的目標地址送往PC，即可實現(xiàn)程序的轉移。有些情況下除改變PC的內容外，還需要保留改變之前的內容，以便返回時使用。⑶存儲器數(shù)據(jù)寄存器（DR）存儲器數(shù)據(jù)寄存器用來暫時存放由主存儲器讀出的一條指令或一個數(shù)據(jù)字；反之，當向主存存入一條指令或一個數(shù)據(jù)字時，也暫時將它們存放在存儲器數(shù)據(jù)寄存器中。（4）存儲器地址寄存器（MAR）存儲器地址寄存器用來保存當前CPU所訪問的主存單元的地址。由于主存和CPU之間存在著操作速度上的差別，所以必須使用地址寄存器來保持地址信息，直到主存的讀寫操作完成為止。當CPU和主存進行信息交換，無論是CPU向主存存取數(shù)據(jù)時，還是CPU從主存中讀出指令時，都要使用存儲器地址寄存器和數(shù)據(jù)寄存器。⑸狀態(tài)寄存器（SR）狀態(tài)標志寄存器用來存放程序狀態(tài)字（PSW）。程序狀態(tài)字的各位表征程序和機器運行的狀態(tài)，是參與控制程序執(zhí)行的重要依據(jù)之一。它主要包括兩部分內容：一是狀態(tài)標志，如進位標志（C）、結果為零標志（Z）等，大多數(shù)指令的執(zhí)行將會影響到這些標志位；二是控制標志，如中斷標志、陷阱標志等。狀態(tài)標志寄存器的位數(shù)往往等于機器字長，各類機器的狀態(tài)標志寄存器的位數(shù)和設置位置不盡相同。5.1基本概念數(shù)據(jù)通路：信息傳送的基本路徑。CPU內部的數(shù)據(jù)通路通常是指運算器與寄存器之間的信息傳輸通道。數(shù)據(jù)通路結構直接影響著CPU內各種信息的傳送路徑。數(shù)據(jù)通路不同，指令執(zhí)行過程的微操作序列的安排也不同，它將直接影響到微操作信號形成部件的設計。數(shù)據(jù)通路的建立：總線結構和專用通路指令譯碼/控制器IRPCARDRR0Rn-1YALUZ存儲器地址總線數(shù)據(jù)總線控制信號SR總線控制信號單總線CPU結構中，控制信號可表示為：PCout，PCin...，寄存器的名字加下標表示，下標為in代表寫操作，下標為out代表讀操作。專用通路結構中，數(shù)據(jù)通路是每個部件專用的，不需要進行輸出控制?？梢詼p少輸出控制信號。指令周期：從一條指令的啟動到下一條指令的啟動的間隔時間。取指階段（取指令）執(zhí)行階段（分析指令、執(zhí)行指令）機器周期：所有指令執(zhí)行過程中的一個基準時間時鐘周期：時鐘周期是控制計算機操作的最小單位時間，計算機的主頻周期。控制信號舉例PCIRACCU時鐘ALU………控制信號標志控制信號C0C1C2C3C4取指周期以ADD@X為例PCIRCU1.專用通路結構PCPCPC

MDR

MAR

MDR

MARPCIRACCU時鐘ALU………控制信號標志控制信號

MDR

MAR控制信號舉例1.專用通路結構C1C2C3C5ADD@X間址周期IR

MDR

MDR

MARPCIRACCU時鐘ALU………控制信號標志控制信號

MDR

MAR控制信號舉例1.專用通路結構C1C2C5ADD@X執(zhí)行周期C7C6C8ACALU…控制信號

MDR

MAR

MDRMDRMDRCU(1)ADD@X取指周期

PC

CU

發(fā)讀命令1R

MDROP（IR）（PC）+1PCIRPCMARAC

YALUZ…控制信號IRiIRiPCOPCOMARiMARiMDROMDRO…數(shù)據(jù)線數(shù)據(jù)線控制信號CPU

內部總線時鐘2.采用CPU內部總線方式地址線地址線MARMDRIRCUIRPCPCMDRMARCUIRPCPCCU(2)ADD@X間址周期

MDR1R

MDR有效地址

Ad（IR）MDROMDRO數(shù)據(jù)線數(shù)據(jù)線時鐘CUIRPCMARMDRACYALUZ…控制信號…控制信號CPU

內部總線MDRIRMARi

MARi地址線地址線MARIRiIRiMARMDRIRMDRMDRMDROMDROMDROMDROMDRO形式地址MAR

CU時鐘CUIRPCMARMDRACYALUZ…控制信號CPU

內部總線MDROMDRO(3)ADD@X執(zhí)行周期1R

MDR

Z

AC（AC）+（Y）

MDR控制信號…MARMDR地址線地址線數(shù)據(jù)線數(shù)據(jù)線MARMDRYMDRMDRMDROMDROMDROMDROMDROMDROMDROYiYi

YALUACACOACOALUiALUiALUALUACZZZZOZOACiACiACACACACMARi

MARiALUACCU5.2指令周期CPU要執(zhí)行的指令及處理的數(shù)據(jù)都以二進制代碼的形式存放在主存中，從形式上看，數(shù)據(jù)和指令很難區(qū)別。然而，CPU卻能區(qū)分出哪些是指令，哪些是數(shù)據(jù)，根據(jù)指令的操作要求對數(shù)據(jù)實現(xiàn)處理。CPU之所以能夠自動地識別指令和數(shù)據(jù)，又能自動地執(zhí)行指令，是因為它能按程序中的指令序列取指，并對指令進行譯碼、執(zhí)行。CPU取指令、執(zhí)行指令的序列如下圖所示，即CPU在執(zhí)行程序的過程中，先按程序計數(shù)器（PC）的值從主存中取得一條指令，然后譯碼、執(zhí)行（執(zhí)行過程包括從主存中取必要的數(shù)據(jù)）。緊接著又取下一條指令，譯碼、執(zhí)行。依此重復，直至遇到停機指令。CPU每進行一種操作，都需要時間的開銷。因此，CPU取指令、譯碼、執(zhí)行需要一定的時間，這一系列操作的時間稱為指令周期，指令周期就是CPU從主存中取出一條指令到執(zhí)行完這條指令所需的時間。不同的指令，所需要的操作不相同，有的復雜，有的簡單，因此，它們的操作時間也不相同。例如，一條寄存器間址的數(shù)據(jù)傳送指令的指令周期與一條從主存取數(shù)指令的指令周期是不同的。5.2指令周期5.2.1運算指令周期一條運算指令的執(zhí)行在專用數(shù)據(jù)通路需要四個階段：1.取指令PCMARPC+1PC(計算下一條指令地址)DBUSMDR，MDRIR2.指令譯碼及讀取操作數(shù)3.執(zhí)行4.寫回5.2.1運算指令周期一條運算指令的執(zhí)行在單總線需要六步：1.送指令地址PCMAR2.計算下一條指令地址PC+1PC3.讀入指令DBUSMDR，MDRIR4.把一個操作數(shù)送入運算器。5.把另一個操作數(shù)送入運算器6.把結果送入指令的計算器5.2.1運算指令周期寫出在單總線結構中，將R1和R2的數(shù)據(jù)相加，結果送入R3的指令ADDR3，R1，R2的執(zhí)行過程。1.送指令地址PCMAR2.計算下一條指令地址PC+1PC3.讀入指令DBUSMDR，MDRIR4.把一個操作數(shù)送入運算器。R1Y5.把另一個操作數(shù)送入運算器。R2+YZ6.把結果送入指令的計算器。ZR35.2指令周期5.2.2訪存指令周期一條讀存儲器數(shù)據(jù)的指令的執(zhí)行過程：1.取指令2.指令譯碼3.計算地址4.訪存5.寫回PCMARPC+1PC(計算下一條指令地址)DBUSMDR，MDRIR5.2指令周期5.2.2訪存指令周期一條寫存儲器數(shù)據(jù)的指令的執(zhí)行過程：1.取指令2.指令譯碼3.計算地址4.訪存PCMARPC+1PC(計算下一條指令地址)DBUSMDR，MDRIR5.2.2訪存指令周期寫出在單總線的CPU結構中，執(zhí)行讀存儲器數(shù)據(jù)到寄存器的指令LOADR1，mem的過程。解：(1)PCMAR(2)PC+1PC(3)DBUSMDR,MDRIR(4)IR(地址字段)MAR,讀存儲器(5)DBUSMDR(6)MDRR15.2.2訪存指令周期寫出在單總線的CPU結構中，執(zhí)行寫存儲器數(shù)據(jù)到寄存器的指令STORER1，mem的過程。解：(1)PCMAR(2)PC+1PC(3)DBUSMDR,MDRIR(4)IR(地址字段)MAR(5)R1MDR,寫存儲器5.2.3控制指令周期條件轉移指令有三種安排方法：1.條件碼方法。由ALU操作設置特定的位作為條件碼，這個條件碼放在專門的寄存器中。每條指令執(zhí)行完成時將它的結果條件寫入狀態(tài)存儲器，以便于下一條指令進行判斷。2.條件寄存器方法將條件碼放入通用寄存器中，測試帶比較結果的任意通用寄存器。3.比較與轉移方法比較操作是條件轉移指令的一部分功能。一條轉移指令的操作過程是：1.取指令2.指令譯碼3.更新指令地址5.2.3控制指令周期相對轉移的目標地址：指令中的地址碼+PC絕對轉移的目標地址：指令中的地址碼例寫出在單總線結構的計算機中執(zhí)行相對轉移指令JMPoffs時的操作步驟（offs是相對轉移地址）。解：(1)PCMAR(2)PC+1PC(3)DBUSMDR,MDRIR(4)PCY(5)Y+IR(地址碼)Z(6)ZPC試寫出單總線的CPU結構中指令的執(zhí)行步驟：(1)ADDR1，R2;R1+R2R1(2)ADD(R1),R2;(R1)+R2(R1)(3)MOVER1，R2;R1R2(4)MOVEmem1，mem2；（mem1）mem2解:取指令操作都是一樣的：PCMARPC+1PCDBUSMDR,MDRIR(1)R1Y;Y+R2Z;ZR1(2)R1MAR,讀存儲器;DBUSMDR;MDRY;Y+R2Z;ZMDR,寫存儲器(3)MOVER1，R2;R1R2R1R2(4)MOVEmem1，R2；（mem1）R2IR（地址字段）MAR，讀存儲器；DBUSMDR；MDRMAR，讀存儲器；DBUSMDR；MDRR2以單總線的CPU數(shù)據(jù)通路結構為背景，試擬出加法指令ADDR3，B（R2）的讀取和執(zhí)行流程。其中R3表示目的尋址為寄存器尋址；B（R2）表示源尋址為變址尋址，B是偏移量，R2是變址寄存器。PC→MARPC+1→PCDBUS→MDR，MDR→IRB（IR地址段）→YR2+Y→ZZ→MARDBUS→MDR，MDR→YR3+Y→ZZ→R3以單總線的CPU數(shù)據(jù)通路結構為背景，試擬出轉移指令JMP#A的讀取和執(zhí)行流程。答案：PC→MARPC+1→PCDBUS→MDR，MDR→IRIR（地址段）→PC5.3硬連線控制器硬連線控制器采用基本的門電路實現(xiàn)控制器的邏輯。根據(jù)時鐘信號和指令譯碼后的信號產(chǎn)生控制各個部件操作的信號。硬連線控制器設計步驟：根據(jù)每條指令功能，確定每條指令的執(zhí)行步驟，畫出指令執(zhí)行的流程圖。列出每條指令在每個操作步驟（機器周期）中所需的控制信號。寫出每個控制信號的邏輯表達式。畫出控制器的邏輯框圖，圖上標出每個信號的名稱。5.3.1指令周期流程圖方框表示一個機器周期中可完成的操作。條件判斷的菱形框可省略。取指操作時每條指令共同的操作步驟，在指令流程圖中是一個公共的流程段。執(zhí)行階段的操作是各指令互不相同的操作，可以給每條指令安排一個分支流程。開始PCMAR，PC+1PCDBUSMDR，MDRIRR1YIR(地)

MARIR(地)

MARPCYR2+YZZR3R1

MDRDBUS

MDRY+IR(地)ZMDR

R1Z

PCADDSTORELOADJMP例單總線結構的寫出加法操作指令在執(zhí)行過程中的控制信號。PCMAR，PC+1PCDBUSMDR，MDRIRR1YR2+YZZR3T1：PCout，MemRead，PC+1，MARinT2：MDRout，IRinT3：R1out，YinT4：R2out，Zin，+T5：Zout，R3in5.3.2硬連線控制器各個操作的定時控制構成了操作控制信號的時間特征，各種不同部件的操作所需要的不同操作信號構成計算機操作控制信號的空間特征。時間特征由控制信號的定時來體現(xiàn)；控制信號的空間特征由控制信號的邏輯組合來體現(xiàn)。組合電路的硬連線控制器由時鐘源、環(huán)形脈沖發(fā)生器、控制信號的編碼器電路、指令譯碼邏輯電路構成。時鐘源為環(huán)形脈沖發(fā)生器提供頻率穩(wěn)定的時鐘脈沖信號。指令譯碼器對操作碼進行譯碼，產(chǎn)生表示不同指令的信號，以便于編碼器產(chǎn)生所需的控制信號。Ci=T1*(INS1+INS2+...)+T2*(INS1+INS2+...)+...例某計算機中有ADD指令和JMP指令。ADD指令每個時鐘周期內的控制信號為：T1：PCout，MARin，PC+1，ReadT2：MDRout，IRinT3：R1out，YinT4：R2out，Zin，+T5：Zout，R3inJMP指令每個時鐘周期內的控制信號為：T1：PCout，MARin，PC+1，ReadT2：MDRout，IRinT3：PCout，YinT4：IRout，Zin，+T5：Zout，PCin寫出控制信號的邏輯表達式。解：PCin=T5*JMPPCout=T1*(ADD+JMP)+T3*JMPYin=T3*(ADD+JMP)+=T4*(ADD+JMP)Zin=T4*(ADD+JMP)Zout=T5*(ADD+JMP)5.4微程序控制器5.4.1微程序和微指令完成一條機器指令微操作命令1微操作命令2微操作命令n…微指令110100000微指令n微程序00010010存儲邏輯一條機器指令對應一個微程序…存入ROM程序、指令、微程序、微指令、微命令、微操作的關系M+1MM+2P+1KK+2PP+2K+1…取指周期微程序對應LDA操作的微程序對應STA操作的微程序順序控制操作控制微指令基本格式①在組合邏輯控制器中，一條指令的功能是直接由硬件解釋實現(xiàn)的；而在微程序控制器中，每條指令都對應著一段微程序，指令的功能是由微程序解釋實現(xiàn)的，硬件完成的是微指令的功能。②機器設計確定后，指令系統(tǒng)就確定了，所以通常用ROM組成控存。③微程序實質上定義了機器的指令系統(tǒng)。只要修改控存中的微程序，就可以修改機器的指令系統(tǒng)。因此可以通過修改微程序，在相同的硬件中實現(xiàn)不同的指令系統(tǒng)。這樣就可以允許用戶編寫指令系統(tǒng)以滿足特殊要求。④由于一條機器指令的執(zhí)行過程中，需要多次訪問控存，所以控存的速度直接影響到機器的速度。5.4.2微程序控制器原理譯碼器順序控制邏輯控制存儲器微地址寄存器控制碼譯碼器操作碼狀態(tài)碼μARμIR控制信號控制存儲器：存放實現(xiàn)全部指令系統(tǒng)的所有微程序。微指令寄存器：存放由控制存儲器讀出的一條微指令信息。微地址寄存器：存放將要訪問的下一條微指令的微地址。BCF：轉移控制字段BAF：轉移地址字段5.4.3微程序設計技術微指令的設計目標：縮短微指令長度減小控制存儲器的容量提高微程序的執(zhí)行速度便于微指令的修改便于微程序設計的靈活性5.4.3微程序設計技術1.控制字的編碼直接編碼（直接控制）方式在微指令的操作控制字段中，每一位代表一個微操作命令順序控制字段…控制信號操作控制簡單直觀、速度最快直接編碼（直接控制）方式微指令操作控制字段的每一位都直接表示一個微命令，該位為“1”，表示執(zhí)行這個微命令，為“0”表示不執(zhí)行該微命令。由于這種方法不需譯碼，所以也稱不譯法。例：在模型機中，若只考慮輸入信號，則有35個微命令，因此微指令的操作控制字段應長35位。設μIR的第22位對應于C0，則譯碼時有C0＝μIR22。直接編碼（直接控制）方式直接控制法的優(yōu)點：結構簡單，并行性強，操作速度快。直接控制法的缺點：微指令字太長，信息效率低。因為在這種方法中，有N個微命令，操作控制字段就需N位。在實際機器中，微命令數(shù)達幾百個，使微指令字長達到難以接受的地步。同時在幾百個微命令中有很多是互斥的，不允許同時出現(xiàn)的（如R0→BUS1，R1→BUS1），將它們安排在同一條微指令內，只會使信息效率降低。因此在實際機器中，往往與其它方法混合使用，僅部分位采用直接控制法。5.4.3微程序設計技術1.控制字的編碼編碼表示法將微指令的控制字段分成若干“段”，每段經(jīng)譯碼后發(fā)出控制信號每個字段中的命令是互斥

的譯碼…譯碼…譯碼…順序控制操作控制控制信號編碼表示法將微指令操作控制字段劃分為若干個子字段，每個子字段的所有微命令進行統(tǒng)一編碼。因此在這種方法中，不同的子字段的不同編碼，表示不同的微命令。子字段的劃分原則：①把互斥的微命令（即不允許同時出現(xiàn)的微命令）劃分在同一字段內，相容的（即允許同時出現(xiàn)）微命令劃分在不同字段內。②字段的劃分應與數(shù)據(jù)通路結構相適應。③一般每個子字段應留出一個狀態(tài)，表示本字段不發(fā)任何微命令。④每個子字段所定義的微命令數(shù)不宜太多，否則將使微命令譯碼復雜。例：Ri→BUS1是互斥的，可以劃分在同一字段；RS→BUS1和CPRS是相容的，應劃分在不同字段。字段直接編碼法的微指令結構某計算機控制器的控制信號有：PCout、PC+1、MARin、MDRout、Read、IRin、R1out、Yin、R2out、Add、Zin、Zout、R3in、IRout、R1in、PCin、MDRin、Write微指令ADDT3的操作需要的控制信號是R1out和IRin，設微指令控制字的編碼采用直接表示法，寫出該微指令的控制字。2.微地址的形成方式在微程序控制的計算機中，機器指令是通過微程序解釋執(zhí)行的。每一條指令都對應一段微程序，不同指令的微程序存放在控制存儲器的不同存儲區(qū)域內。微程序順序控制（或地址控制）需解決的問題是微程序應如何存放和執(zhí)行，即需考慮初始微地址和后繼微地址的各種形成方法。微程序的初始微地址（微程序的入口地址）：指令所對應微程序的第一條微指令所在控制存儲器單元的地址?，F(xiàn)行微指令：執(zhí)行微程序過程中，當前正在執(zhí)行的微指令?，F(xiàn)行微地址：現(xiàn)行微指令所在控制存儲器單元的地址。后繼微指令：現(xiàn)行微指令執(zhí)行完畢后，下一條要執(zhí)行的微指令。后繼微地址：后繼微指令所在控存單元的地址。5.4.3微程序設計技術2.微地址的形成方式計數(shù)器方式（增量方式）：用微程序計數(shù)器來產(chǎn)生下一條微指令的微地址，將微程序中的各條微指令按執(zhí)行順序安排在控制存儲器中，后續(xù)微地址由現(xiàn)行微地址加上一個增量形成。譯碼器順序控制邏輯控制存儲器微地址計數(shù)器控制碼譯碼器操作碼狀態(tài)碼μPCμIR控制信號5.4.3微程序設計技術2.微地址的形成方式斷定方式：根據(jù)機器狀態(tài)決定下一條微指令的微地址，下一條微指令的微地址包含在當前微指令的代碼中。結合方式：斷定式與增量式相結合。譯碼器順序控制邏輯控制存儲器微地址計數(shù)器控制碼譯碼器操作碼狀態(tài)碼μARμIR選擇器5.4.3微程序設計技術微程序控制器的設計步驟：根據(jù)每條指令功能，確定每條指令的執(zhí)行步驟，畫出微程序的流程圖。列出每條指令在每個操作步驟（機器周期）中所需的控制信號。寫出各控制信號以及各偽指令的控制字。在微程序流程圖中安排每條微指令存儲地址。設計每條指令的格式，寫出每條微指令的代碼。設計形成多路分支微地址的形成方法。例對于圖示的控制器流程圖，試寫出用微程序實現(xiàn)控制器時的微程序流程圖，為每條微指令安排微地址，寫出每條微指令的生成微地址的字段并指出多路分支的實現(xiàn)方法。設ADD、LOAD、STORE、JMP指令的操作碼分別為00、01、10、11.開始PCMAR，PC+1PCDBUSMDR，MDRIRR1YIR(地)

MARIR(地)

MARPCYR2+YZZR3R1

MDRDBUS

MDRY+IR(地)ZMDR

R1Z

PCADDSTORELOADJMP解：采用的指令格式為3部分，因為只有1個分支，故BCF為1位。共13個微指令，故下址字段BAF為4位。多路分支時BAF中的高2位根據(jù)操作碼構成。開始PCMAR，PC+1PCDBUSMDR，MDRIRR1YIR(地)

MARIR(地)

MARPCYR2+YZZR3R1

MDRDBUS

MDRY+IR(地)ZMDR

R1Z

PCADDSTORELOADJMP0000000100100011010001100111101010111110111111000001XX10100000110100000001110000101110000000111111101100微程序設計方法微指令格式的設計是微程序設計的主要部分，它直接影響微程序控制器的結構和微程序的編制，也影響著機器的處理速度和控制存儲器的容量。微指令格式的設計除了要實現(xiàn)計算機的整個指令系統(tǒng)之外，還要考慮具體的數(shù)據(jù)通路、控制存儲器速度以及微程序的編制等因素。不同機器有不同的微指令格式，但從其所具有的共性來看，通?？煞譃閮纱箢?。1．水平型微指令水平型微指令是一種廣義的說法，并沒有統(tǒng)一的確切定義。水平型微指令是指一次能定義并執(zhí)行多個操作微命令的微指令。水平型微指令一般由控制字段、判別測試字段和下地址字段等3部分組成。水平微指令一般具有以下特點：①微指令字較長，定義的微命令較多，一般為幾十位到上百位。如