交通燈控制程序設計

實驗三交通燈控制程序設計1.實驗目的和要求完成交通燈控制器的設計，掌握狀態(tài)機的使用。2．實驗內(nèi)容或原理在十字路口，每條道路各有一組紅，黃，綠和倒計時顯示器，用以指揮車輛和行人有序的通行。其中，紅燈亮表示該道路禁止通行；黃燈亮表示停車；綠燈亮表示可以通行；倒計時顯示器是用來顯示允許通行或是禁止通行的時間。根據(jù)交通燈的工作方式，設計的交通燈由兩組紅綠燈信號控制四組交通燈，其中處于同一個方向的交通燈共用一組紅綠燈信號。顯示順序為：方向一為黃燈、紅燈、綠燈，方向二為綠燈、黃燈，紅燈。‘0'表示燈亮，‘1'表示燈熄。其中綠燈，黃燈，紅燈的持續(xù)時間分別為25秒，5秒，20秒。系統(tǒng)框圖如圖2所示，系統(tǒng)包括分頻模塊及信號燈模塊。分頻模塊對系統(tǒng)時鐘進行秒分頻，為信號燈提供秒輸入信號；信號燈模塊實現(xiàn)交通燈控制的邏輯功能。交通燈控制器的設計方案設東西方向和南北方向的車流量大致相同，因此紅、綠、黃燈的時長也相同，定為紅燈20秒，綠燈25秒，黃燈5秒，同時用數(shù)碼管指示當前狀態(tài)（紅、綠、黃燈）剩余時間。方案一：采用vHDL語言直接編寫，實現(xiàn)交通燈指揮功能。方案二：采用模塊層次化設計，將此設計分為四個模塊：計時模塊，狀態(tài)控制模塊，信號燈顯示模塊，數(shù)碼掃描顯示模塊。將四個模塊再分別用VHDL語言編寫成，做成原理圖模塊，用原理圖輸入法做整個設計的頂層文件。交通燈原理分析當SPC=T'時，數(shù)碼管停止計時，S輸出為B〃010010〃，即南北、東西方向指示燈示數(shù)維持不變。當SPC='1'跳變到SPC='O'時，數(shù)碼管繼續(xù)計時，恢復正常工作狀態(tài)。當SPC='O'時，交通即開始正常工作。R='1'時，進入初始狀態(tài)SO="OO1O1O"經(jīng)過20秒，變?yōu)镾1="100010"再經(jīng)過5秒，變?yōu)镾2="010001"，再經(jīng)過20秒，變?yōu)镾3="010100"，再經(jīng)過5秒，S變?yōu)锽"001010"……如此循環(huán)下去。南北、東西方向的紅綠燈按表一表二變化。表一交通燈狀態(tài)轉換表東西（A）方黃燈紅燈綠燈向5秒20秒25秒南北（B）方綠燈黃燈紅燈向25秒520秒表二交通燈狀態(tài)轉換表SPCS備注1010010指示燈示數(shù)維持不變0S0：001010持續(xù)5秒，轉到S1S1：100010持續(xù)20秒，轉到S2S2：010001持續(xù)5秒，轉到S3S3：010100持續(xù)20秒，轉到S0注：S的六位分別對應東西方向（A方向）的紅綠黃和南北方向（B方向）的紅綠黃。'1'表示亮，‘0'表示滅。VHDL仿真實驗(1)為此工程新建一個文件夾。啟動QuartusII軟件工作平臺，新建工程設計文件名為traffic.vhd。在新建的VHDL模型窗口下編寫源程序代碼如下：LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;USEIEEE.STD_LOGIC_UNSIGNED.ALL;USEIEEE.STD_LOGIC_ARITH;ENTITYtrafficISPORT(CLK,R,SPC:INSTD_LOGIC;LIGHT:OUTSTD_LOGIC_VECTOR(5DOWNTO0);Q1,Q2:OUTINTEGERRANGE0TO25;LED1,LED2,LED3,LED4:OUTSTD_LOGIC_VECTOR(3DOWNTO0));ENDtraffic;ARCHITECTUREbehavOFtrafficISTYPESTATESIS(S0,S1,S2,S3);SIGNALSTATE:STATES;SIGNALT1,T2:INTEGERRANGE0TO25;SIGNALL1,L2,L3,L4:INTEGERRANGE0TO9;BEGINP1:PROCESS(CLK,STATE)BEGINIFR='1'THENSTATE<=S0;T1<=20;T2<=25;ELSIFSPC='1'THENLIGHT<="010010";ELSIFCLK'EVENTANDCLK='1'THENCASESTATEISWHENS0=>LIGHT<="100010";T1<=T1-1;T2<=T2-1;Q1<=T1;Q2<=T2;IFT1=0THENSTATE<=S1;T1<=5;T2<=5;ENDIF;WHENS1=>LIGHT<="001010";T1<=T1-1;T2<=T2-1;

Q1<=T1;Q2<=T2;IFT1=0THENSTATE<=S2;T1<=25;T2<=20;ENDIF;WHENS2=>LIGHT<="010100";T1<=T1-1;T2<=T2-1;Q1<=T1;Q2<=T2;IFT2=0THENSTATE<=S3;T1<=5;T2<=5;ENDIF;WHENS3=>LIGHT<="010001";T1<=T1-1;T2<=T2-1;Q1<=T1;Q2<=T2;IFT1=0THENSTATE<=S0;T1<=20;T2<=25;ENDIF;WHENOTHERS=>STATE<=S0;T1<=20;T2<=25;ENDCASE;ENDIF;endPROCESS;p2:PROCESS(T1,T2)beginL1<=T1/10;L2<=T1REM10;L3<=T2/10;L4<=T2REM10;ENDPROCESS;P3:PROCESS(L1)BEGINCASEL1ISWHEN0=>LED1<="0000";WHEN1=>LED1<="0001";WHEN2=>LED1<="0010";WHEN3=>LED1<="0011";WHEN4=>LED1<="0100";WHEN5=>LED1<="0101";WHEN6=>LED1<="0110";WHEN7=>LED1<="0111";WHEN8=>LED1<="1000";WHEN9=>LED1<="1001";WHENOTHERS=>LED1<="0000";ENDCASE;ENDPROCESS;P4:PROCESS(L2)BEGINCASEL2ISWHEN0=>LED2<="0000";WHEN1=>LED2<="0001";WHEN2=>LED2<="0010";WHEN3=>LED2<="0011";WHEN4=>LED2<="0100";WHEN5=>LED2<="0101";WHEN6=>LED2<="0110";WHEN7=>LED2<="0111";WHEN8=>LED2<="1000";WHEN9=>LED2<="1001";WHENOTHERS=>LED2<="0000";ENDCASE;ENDPROCESS;P5:PROCESS(L3)BEGINCASEL3ISWHEN0=>LED3<="0000";WHEN1=>LED3<="0001";WHEN2=>LED3<="0010";WHEN3=>LED3<="0011";WHEN4=>LED3<="0100";WHEN5=>LED3<="0101";WHEN6=>LED3<="0110";WHEN7=>LED3<="0111";WHEN8=>LED3<="1000";WHEN9=>LED3<="1001";WHENOTHERS=>LED3<="0000";ENDCASE;ENDPROCESS;P6:PROCESS(L4)BEGINCASEL4ISWHEN0=>LED4<="0000";WHEN1=>LED4<="0001";WHEN2=>LED4<="0010";WHEN3=>LED4<="0011";WHEN4=>LED4<="0100";WHEN5=>LED4<="0101";WHEN6=>LED4<="0110";WHEN7=>LED4<="0111";WHEN8=>LED4<="1000";WHEN9=>LED4<="1001";WHENOTHERS=>LED4<="0000";ENDCASE;ENDPROCESS;ENDbehav;（2）創(chuàng)建工程及全程編譯。完成源代碼輸入后即可創(chuàng)建工程然后進入全程編譯，檢查設計是否正確。選擇Tools->NetlistViewers->RTLViewers命令，即HDL的RTL級圖形觀測器，選擇好后即自動彈出計數(shù)器設計的RTL電路，如下圖：（3）仿真。建立波形編輯文件進行時序仿真或時序仿真，仿真結果如下圖所示時序仿真：]pc ISO.□ns 32D.0ns <IEO.0ns 6400he SOO.0ns ?Zl0hei i i i i iIE.InsJCIK□LED1□LED2田LEDSLEDlClLtWFUS：C?N^npCLKF.汕:匡LEDLLlI.KIi?FLED3ELED1EhlE徒LlT.T74"K：imePJ「inIc「：-CIK□LED1□LED2田LEDSLEDlClLtWFUS：C?N^npCLKF.汕:匡LEDLLlI.KIi?FLED3ELED1EhlE徒LlT.T74"K：imePJ「inIc「：-— ；恥】鼻RX[遼[1JL：：ptt[b：U5^[ipx：習0KZZ)：ZZnoK=fjrtm冋T^jLijcr^TEfmr可Eti5T何忙tv⑹竄叼何畑海r四)i2oj[5])c衛(wèi)xWHdE廠巧冋巾I*】：i小)w阿廬t丙me耐—tr刁Gwx帀:CFij両訶[□]:勺卄 ■-1打"[0]C瓦[：]二二「何CD衛(wèi)Z1EK四耳」：」1)0或[1] Yj工]畑黑⑴^r([2j|tiI{[o/)tDl([3r^a畫回【門◎;;血11211^jwwtww顧河河何河河訂訂時冋鄧碩回丙:円尸遼爐nr「?。LKRSPCLEL1lireLED3LEMQI02LIGHT[r：2.41asiWX til. X CT⑶;x::硬件測試。完成仿真實驗后，若仿真結果無誤，則進行鎖腳，然后下載到FPGA實驗箱上進行硬件測試。選擇試驗箱的模式為模式5,時鐘CLK選擇為CLOCKO(PIN_28腳)，頻率f=4Hz,LDEl[3..O]對應的引腳編號PIN-20,19,1