第05章微機的存儲器

微機的存儲器5.1存儲器的分類與組成5.2隨機存取存儲器（ＲＡＭ）5.3只讀存儲器（ＲＯＭ）5.4存儲器的連接5.5

內(nèi)存條技術(shù)的發(fā)展5.6

外部存儲器5.7

光盤存儲器第五章微機的存儲器1、按存取速度和在計算機系統(tǒng)中的地位分類兩大類：內(nèi)存（主存）和外存（輔存）內(nèi)存：CPU可以通過系統(tǒng)總線直接訪問的存儲器，用以存儲計算機當(dāng)前正在使用的程序或數(shù)據(jù)外存：用來存放相對來說不經(jīng)常使用的程序或者數(shù)據(jù)或者需要長期保存的信息。不能被CPU直接訪問。CPU需要使用這些信息時，必須要通過專門的設(shè)備（如磁盤，磁帶控制器等）把信息成批的傳送至內(nèi)存來（或相反）――外存只與內(nèi)存交換信息5.1存儲器的分類與組成

圖5.1為CPU與存儲器的連接結(jié)構(gòu)示意圖。圖中內(nèi)存由半導(dǎo)體存儲器芯片組成，外存則有磁帶、硬磁盤和軟磁盤等。一、半導(dǎo)體存儲器的分類按使用的功能可分為兩大類：隨機存取存儲器RAM(RandomAccessmemory)和只讀存儲器ROM(ReadOnlyMemory)。二、半導(dǎo)體存儲器的組成由存儲體、地址選擇電路、輸入輸出電路和控制電路組成。100①存儲體每個存儲單元具有一個唯一的地址，可存儲1位（位片結(jié)構(gòu)）或多位（字片結(jié)構(gòu)）二進制數(shù)據(jù)存儲容量與地址、數(shù)據(jù)線個數(shù)有關(guān)：芯片的存儲容量＝2M×N＝存儲單元數(shù)×存儲單元的位數(shù)

M：芯片的地址線根數(shù)

N：芯片的數(shù)據(jù)線根數(shù)

②地址譯碼電路譯碼器A5A4A3A2A1A06301存儲單元64個單元行譯碼A2A1A0710列譯碼A3A4A501764個單元單譯碼雙譯碼單譯碼結(jié)構(gòu)(小容量)雙譯碼結(jié)構(gòu)(大容量)雙譯碼可簡化芯片設(shè)計主要采用的譯碼結(jié)構(gòu)③片選和讀寫控制邏輯片選端CS或CE有效時，可以對該存儲器芯片進行讀寫操作輸出OE或RD控制讀操作。有效時，芯片內(nèi)數(shù)據(jù)輸出該控制端對應(yīng)系統(tǒng)的讀控制線寫WE或WR控制寫操作。有效時，數(shù)據(jù)進入芯片中該控制端對應(yīng)系統(tǒng)的寫控制線5.2隨機存取存儲器靜態(tài)RAMSRAM2114SRAM6116動態(tài)RAMDRAM4116DRAM2116一、靜態(tài)隨機存取存儲器SRAM（一）SRAM的基本存儲電路由６個ＭＯＳ管組成的ＲＳ觸發(fā)器.

負載管交叉耦合管行向選通門列向選通門（二）靜態(tài)RAM的組成1.讀出過程（1）地址碼Ａ０－Ａ１１加到RAM芯片的地址輸入端，經(jīng)X與Y地址譯碼器譯碼，產(chǎn)生行選與列選信號，選中某一存儲單元，該單元中存儲的代碼，經(jīng)一定時間，出現(xiàn)在I／O電路的輸入端。Ｉ／Ｏ電路對讀出的信號進行放大、整形，送至輸出緩沖寄存器。緩沖寄存器一般具有三態(tài)控制功能，沒有開門信號，所存數(shù)據(jù)還不能送到DB上。（三）靜態(tài)RAM的讀/寫過程（2）在送上地址碼的同時，還要送上讀/寫控制信號（R/W或RD、WR）和片選信號（CS）。讀出時，使R/W＝１，CS＝０，這時，輸出緩沖寄存器的三態(tài)門將被打開，所存信息送至DB上。于是，存儲單元中的信息被讀出。（四）靜態(tài)RAM芯片舉例常用的Intel6116是CMOS靜態(tài)RAM芯片，它的存儲容量為2K×8位：416數(shù)據(jù)線，8根7動態(tài)RAM芯片是以MOS管柵極電容是否充有電荷來存儲信息的二、動態(tài)隨機存儲器(DRAM)(一）動態(tài)基本存儲電路１．三管動態(tài)基本存儲電路寫入操作時，寫選擇線上為高電平，Ｔ1導(dǎo)通。待寫入的信息由寫數(shù)據(jù)線通過Ｔ1加到Ｔ2管的柵極上，對柵極電容Cg充電。若寫入１，則Cg上充有電荷；若寫入０，則Cg上無電荷。寫操作結(jié)束后，Ｔ1截止，信息被保存在電容Cg上。讀出操作時，先在Ｔ4管柵極加上預(yù)充電脈沖，使Ｔ4管導(dǎo)通，讀數(shù)據(jù)線因有寄生電容CD而預(yù)充到１（ＶＤＤ）。然后使讀選擇線為高電平，Ｔ3管導(dǎo)通。若Ｔ2管柵極電容Cg上已存有“１”信息，則Ｔ2管導(dǎo)通。這時，讀數(shù)據(jù)線上的預(yù)充電荷將通過Ｔ3,Ｔ2而泄放，于是，讀數(shù)據(jù)線上為０。若Ｔ2管柵極電容上所存為“０”信息，則Ｔ2管不導(dǎo)通，則讀數(shù)據(jù)線上為１。因此，經(jīng)過讀操作，在讀數(shù)據(jù)線上可以讀出與原存儲相反的信息。若再經(jīng)過讀出放大器反相后，就可以得到原存儲信息了。刷新２．單管動態(tài)基本存儲電路

寫入時，使字選線上為高電平，T1管導(dǎo)通，待寫入的信息由位線D（數(shù)據(jù)線）存入Cs。讀出時，同樣使字選線上為高電平，T1管導(dǎo)通，則存儲在Cs上的信息通過T1管送到D線上，再通過放大，即可得到存儲信息。Intel211616K×1（二）動態(tài)RAM芯片舉例Intel2116的內(nèi)部結(jié)構(gòu)如圖5.11所示：動態(tài)RAM和靜態(tài)RAM怎么選擇？P182組成單元速度集成度應(yīng)用外圍復(fù)雜度SRAM觸發(fā)器慢低小容量系統(tǒng)簡單DRAM極間電容快高大容量系統(tǒng)復(fù)雜NVRAM帶微型電池慢低小容量非易失簡單需要注意：雖然單個單元的讀寫，DRAM比SRAM快，但是對于需要刷新的DRAM來說，每隔一段時間就需要耗費一定的時間刷新，所以整體速度SRAM比DRAM快一、只讀存儲器存儲信息的原理和組成５.3只讀存儲器（ＲＯＭ）當(dāng)字線上加有選中信號時，如果電子開關(guān)Ｓ是斷開的，位線Ｄ上將輸出信息１；如果Ｓ是接通的，則位線Ｄ經(jīng)Ｔ１接地，將輸出信息0。

ROM的組成由地址譯碼電路、存儲矩陣、讀出電路及控制電路等部分組成。圖5.13是有16個存儲單元、字長為1位的ROM示意圖。（一）不可編程掩模式MOS只讀存儲器由器件制造廠家根據(jù)用戶事先編好的機器碼程序，把0、1信息存儲在掩模圖形中而制成的ROM芯片。這種芯片制成以后，它的存儲矩陣中每個MOS管所存儲的信息0或1被固定下來，不能再改變，而只能讀出。二、只讀存儲器的分類

（二）可編程存儲器

用戶在使用前可以根據(jù)自己的需要編制ROM中的程序。熔絲式PROM的存儲電路相當(dāng)于圖5.12的元件原理圖（三）可擦除、可再編程的只讀存儲器

若EPROM中寫入的信息有錯或不需要時，可用兩種方法來擦除原存的信息。一種是利用專用的紫外線燈對準芯片上的石英窗口照射10－20分鐘，即可擦除原寫入的信息。這種方法只能把存儲的信息全部擦除后再重新寫入采用金屬－氮－氧化物－硅（MNOS）工藝生產(chǎn)的MNOS型PROM，它是一種利用電來改寫的可編程只讀存儲器，即EEPROM（一）Intel2716的引腳與內(nèi)部結(jié)構(gòu)2716EPROM芯片的容量為2K×8位三、EPROM芯片實例----Intel2716（二）2716的工作方式2716的工作方式見表5.3所示：5.4.1存儲芯片的擴充存儲芯片的數(shù)據(jù)線存儲芯片的地址線存儲芯片的片選端存儲芯片的讀寫控制線5.4存儲器的連接（重點）若芯片的數(shù)據(jù)線不足8根：一次不能從一個芯片中訪問到8位數(shù)據(jù)利用多個芯片擴充數(shù)據(jù)位這個擴充方式簡稱“位擴充”位擴充1、位數(shù)的擴充

兩片2114（1KX4）構(gòu)成1KX82114（1）A9～A0I/O4～I/O1片選D3～D0D7～D4A9～A02114（2）A9～A0I/O4～I/O1CECE多個位擴充的存儲芯片的數(shù)據(jù)線連接于系統(tǒng)數(shù)據(jù)總線的不同位數(shù)其它連接都一樣這些芯片應(yīng)被看作是一個整體常被稱為“芯片組”芯片的地址線和芯片的容量有關(guān)，通常少于系統(tǒng)地址線的根數(shù)（20根）連接時，通常把芯片的地址線與系統(tǒng)的低位地址總線相連稱與芯片相連的系統(tǒng)低位地址線為片內(nèi)地址尋址時，這部分地址的譯碼是在存儲芯片內(nèi)完成的，所以又稱為“片內(nèi)譯碼”2、地址的擴充

用2片1K×8位的存儲器芯片組成2K×8位存儲器連接線路。背景知識：

片內(nèi)譯碼A9～A0存儲芯片000H001H002H…3FDH3FEH3FFH全0全100…0000…0100…10…11…0111…1011…11范圍（16進制）A9～A0系統(tǒng)總線的高位地址？？？存儲系統(tǒng)常需利用多個存儲芯片擴充容量也就是擴充了存儲器地址范圍進行“地址擴充”，需要利用存儲芯片的片選端對多個存儲芯片（組）進行尋址這個尋址方法，主要通過將存儲芯片的片選端與系統(tǒng)的高位地址線相關(guān)聯(lián)來實現(xiàn)系統(tǒng)總線的高位地址，參與譯碼，選中不同的存儲器芯片地址擴充（字擴充）片選端D7～D0A19～A10A9～A0A9～A0D7～D0CE（1K×8）A9～A0D7～D0CE譯碼器00000000010000000000（1K×8）用4片16K×8位的存儲器芯片組成64K×8位存儲器連接線路。各芯片的地址取值范圍根據(jù)容量求芯片個數(shù)各芯片數(shù)據(jù)線并聯(lián)，且與數(shù)據(jù)總線相應(yīng)相連各芯片地址線并聯(lián)，連接到相應(yīng)的低位地址總線高位地址線接到譯碼器，譯碼器輸出端作為各芯片的片選讀寫控制信號并聯(lián)，與控制總線相應(yīng)的信號連接地址擴充歸納如下：

3、綜合擴充

用8片4K×4位的存儲器芯片組成16K×8位的存儲器第一片第一組A0A112-4譯碼器A12A13CSCSA0A11第二組CSA0A11第三組CSA0A11第四組12A0-A11D0-D7芯片組內(nèi)存n1×m1芯片n1×MK=M/m1N×ML=N/n1芯片組模塊主存n1×m1芯片n1×MK=M/m1N×ML=N/n1J=X/NX×M綜合擴充：綜合擴充：習(xí)題：5.15&&y0y1y2y3y4y5y6y7CE1CE2CE8A11A12A13G2AG2BG1ABC關(guān)于譯碼（1）：74LS138譯碼器……片選輸入編碼輸入輸出G1G2AG2BCBAY7~Y010000011111110（僅Y0*有效）00111111101（僅Y1*有效）01011111011（僅Y2*有效）01111110111（僅Y3*有效）10011101111（僅Y4*有效）10111011111（僅Y5*有效）11010111111（僅Y6*有效）11101111111（僅Y7*有效）非上述情況×××11111111（全無效）某計算機有地址線18位，數(shù)據(jù)線8位，現(xiàn)選用4K×4位的靜態(tài)RAM芯片組成該機的內(nèi)存，問1、該機允許的最大內(nèi)存空間多大？256KB

2、若設(shè)定基本的芯片模塊容量為32K×8，該機共需幾個這樣的模塊？83、每個模塊內(nèi)包含多少個4K×4位的RAM芯片？164、主存共需多少個RAM芯片？CPU如何選擇這些模塊？128

CPU選擇各模塊的方法是：地址線A14－A0為模塊內(nèi)連接，用地址線A17，A16，A15通過一個38譯碼器，其輸出端作為8各模塊的片選端一臺8位微機的地址總線為16條，其RAM存儲器容量為32KB，首地址為4000H，且地址是連續(xù)的。問可用的最高地址是多少？BFFFH

用8片2114（1K×4）構(gòu)成的4K×8的存儲器，與8位的一個微處理器相連，求：每組芯片的地址范圍，存儲器有沒有重疊區(qū)？關(guān)于譯碼（2）：全譯碼所有的系統(tǒng)地址線均參與對存儲單元的譯碼尋址包括低位地址線對芯片內(nèi)各存儲單元的譯碼尋址（片內(nèi)譯碼），高位地址線對存儲芯片的譯碼尋址（片選譯碼）采用全譯碼，每個存儲單元的地址都是唯一的，不存在地址重復(fù)譯碼電路可能比較復(fù)雜、連線也較多全譯碼示例A15A14A13A16CBAE3138

2764A19A18A17A12～A0CEY6E2E1IO/M1C000H1DFFFH全0全100011100001110地址范圍A12～A0A19A18A17A16A15A14A13只有部分（高位）地址線參與對存儲芯片的譯碼每個存儲單元將對應(yīng)多個地址（地址重復(fù)），需要選取一個可用地址可簡化譯碼電路的設(shè)計但系統(tǒng)的部分地址空間將被浪費關(guān)于譯碼（3）：部分譯碼部分譯碼示例138A17

A16A11～A0A14

A13A12(4)(3)(2)(1)2732273227322732CBAE3E2E1IO/MCECECECEY0Y1Y2Y3A19～

A15A14～

A12A11～A0一個可用地址1234××10×××10×××10×××10×000001010011全0～全1全0～全1全0～全1全0～全120000H～20FFFH21000H～21FFFH22000H～22FFFH23000H～23FFFH只用少數(shù)幾根高位地址線進行芯片的譯碼，且每根負責(zé)選中一個芯片（組）雖構(gòu)成簡單，但地址空間嚴重浪費必然會出現(xiàn)地址重復(fù)一個存儲地址會對應(yīng)多個存儲單元多個存儲單元共用的存儲地址不應(yīng)使用關(guān)于譯碼（4）：線選譯碼線選譯碼示例A14A12～A0A13(1)2764(2)2764

CECEA19～

A15A14A13A12～A0一個可用地址12××××××××××1001全0～全1全0～全104000H～05FFFH02000H～03FFFH切記：A14A13＝00的情況不能出現(xiàn)00000H～01FFFH的地址不可使用二、存儲器與8086CPU的連接

1.ROM與8086CPU的連接以1字節(jié)寬度輸出組織的芯片，在連接到8086系統(tǒng)時，為了存儲16位指令字，要使用兩片這類芯片并聯(lián)當(dāng)微機系統(tǒng)的存儲器容量少于16K字時，宜采用靜態(tài)RAM芯片8086CPU無論是在最小方式或最大方式下，都可以尋址1MB的存儲單元，存儲器均按字節(jié)編址2.靜態(tài)RAM與8086CPU芯片的連接（一）CPU外部總線的負載能力在小系統(tǒng)中，CPU可以與存儲器直接相連。較大的存儲系統(tǒng)中，連接的存儲器芯片片數(shù)較多，就會造成總線過載，應(yīng)采用加緩沖器或總線驅(qū)動器等方法來增加總線的驅(qū)動能力。

三、存儲器與CPU連接應(yīng)該注意的一些問題

（二）各種信號線的配合與連接數(shù)據(jù)線：數(shù)據(jù)傳送一般是雙向的。而輸入線與輸出線分開的芯片，則要外加三態(tài)門，才能與CPU數(shù)據(jù)總線相連地址線：存儲器的地址線一般可以直接接到CPU的地址總線。而大容量的動態(tài)RAM，為了減少引線的數(shù)目，往往采用分時輸入的方式，這時，需在CPU與存儲器芯片之間加上多路轉(zhuǎn)換開關(guān)，用CAS與RAS分別將地址的高位與低位送入存儲器?？刂凭€：CPU通過控制線送出命令，以控制存儲器的讀寫操作，以及送出片選信號、定時信號等（三）CPU的時序與存儲器的存儲速度之間的匹配（四）存儲器的地址分配及片選信號的產(chǎn)生DRAM2164(64K×1)外部引腳有（）A、16條地址線，2條數(shù)據(jù)線B、8條地址線，1條數(shù)據(jù)線C、16條地址線，1條數(shù)據(jù)線D、8條地址線，2條數(shù)據(jù)線某計算機的字長是32位，它的存儲容量是64KB，若按字編址，它的尋址范圍是（）A、16K

B、16KBC、32K

D、64K計算一個存儲器芯片容量的公式是（）A、編址單元數(shù)×數(shù)據(jù)線位數(shù)

B、編址單元數(shù)×字節(jié)C、編址單元數(shù)×字長D、數(shù)據(jù)線位數(shù)×字長用6116（2K×8B）芯片組成一個64KB的存儲器，可用來產(chǎn)生片選信號的地址線是（）A、A0－A10B、A0－A15

C、A11－A15D、A4－A19與SRAM相比，DRAM（）A、存取速度快，容量大B、存取速度慢，容量小C、存取速度快，容量小D、存取速度慢，容量大8086對存儲器訪問所涉及到的信號有（）A、M/IOB、INTAC、DT/R

D、DENE、RD/WR為某8位微機（地址總線為16位）設(shè)計一個12KB容量的存儲器，要求EPROM區(qū)為8KB，從0000H開始，采用2716芯片；RAM區(qū)為4KB，從2000H開始，采用6116芯片試求：1、對各芯片地址分配 2、指出各芯片的片內(nèi)選擇地址線和芯片選擇地址線 3、采用74LS138，畫出片選地址譯碼電路芯片型號容量地址范圍片選線字選線片選信號27162k×80000H–07FFHA15-A11A10-A0CE127162k×80800H–0FFFHA15-A11A10-A0CE227162k×81000H–17FFHA15-A11A10-A0CE327162k×81800H–1FFFHA15-A11A10-A0CE461162k×82000H–27FFHA15-A11A10-A0CE561162k×82800H–2FFFHA15-A11A10-A0CE6&&y0y1y2y3y4y5y6y7CE1CE2CE3CE4CE5CE6A11A12A13A14A15RD#WR#G2AG2BG1ABCM/IO#ANDDH,00011111BMOVBH,DHHLT3.78:3.81:ORAX,000FHANDAX,1FFFHXORAX,0380HHLT3.86:CLDMOVCX,100MOVSI,6180HMOVDI,2000HMOVAX,DSMOVES,AXREPMOVSBMOVCX,100MOVDI,2000HREPNESCASBJNZFINISHDECSIMOV[DI],‘‘JMPBBB1HLTFINISH:BBB1:4.16:MOVDH,ALANDAL,0FHMOVBH,ALMOVCL,4RORBH,CLMOVAL,DHANDAL,0F0HMOVBL,ALADDBX,3030HMOVCX,BX5.5內(nèi)存條技術(shù)的發(fā)展5.6外部存儲器5.7光盤驅(qū)動器雙數(shù)據(jù)傳輸率同步動態(tài)隨機存儲器：DDRDRAM（DoubleDataRateDRAM）在同步動態(tài)讀寫存儲器SDRAM的基礎(chǔ)上，采用延時鎖定環(huán)（Delay－1ockedLoop）技術(shù)提供數(shù)據(jù)選通信號對數(shù)據(jù)進行精確定位，在時鐘脈沖的上升沿和下降沿都可傳輸數(shù)據(jù)，在不提高時鐘頻率的情況下，使數(shù)據(jù)傳輸率提高一倍。1.硬盤的磁頭

磁頭是硬盤進行讀寫的“筆尖”，通過全封閉式的