第19章 1 D觸發(fā)器、寄存器

19.1觸發(fā)器

19.1.1鎖存器

19.1.2D觸發(fā)器

19.1.3JK觸發(fā)器19.2寄存器

19.2.1并行數(shù)碼寄存器

19.2.2串行移位寄存器

19.2.3集成電路移位寄存器19.3計數(shù)器

19.3.1二進制加法計數(shù)器

19.3.2十進制加法計數(shù)器

19.3.3任意進制計數(shù)器

19.3.3集成電路計數(shù)器

19.3.3計數(shù)器應(yīng)用舉例第19講第19章時序邏輯電路119.1觸發(fā)器19.1.1鎖存器基本的R-S鎖存器組成：用2個與非門(或2個或非門)構(gòu)成&&—SetDirect直接置位端—ResetDirect直接復(fù)位端

、輸出端R-S鎖存器符號2&&&&基本R-S鎖存器真值表0111000101（復(fù)位）1010（置位）11（保持原狀）*0011**

同時時,Q=0。故

稱為復(fù)位端,或稱為清0端011100

同時時,Q=1。故

稱為置位端,或稱為置1端3&&R-S鎖存器真值表01100110101（復(fù)位）1010（置位）11（保持原狀）*0011**指、從01或10變成11時，輸出端狀態(tài)不變4&&R-S鎖存器真值表0011110101（復(fù)位）1010（置位）11（保持原狀）*0011**&&110011當(dāng)、同時從00變成11時001假設(shè)右與非門翻轉(zhuǎn)快，Q先變?yōu)?設(shè)計電路時此種情況應(yīng)避免所以、同時從00變成11時,輸出端狀態(tài)不定，、可能是01，也可能是10。5R-S鎖存器特點:(2)可觸發(fā)使之翻轉(zhuǎn)(使、之一為0時可翻轉(zhuǎn))。(1)具有兩個穩(wěn)態(tài)(或)。(3)具有記憶功能(、都為1時，保持原來狀態(tài))。6R-S鎖存器應(yīng)用舉例:單脈沖發(fā)生器&&+5V+5V4.7k4.7kK7R-S鎖存器應(yīng)用舉例:單脈沖發(fā)生器&&+5V+5V4.7k4.7kK8R-S鎖存器應(yīng)用舉例:單脈沖發(fā)生器&&+5V+5V4.7k4.7kKQQt正脈沖負脈沖92.門控R-S鎖存器控制端&&&&RSG電路組成功能表

GRS

Q

n+1說明

100Qn

保持1011置11100清0111*不定避免0

Qn保持10門控R-S鎖存器功能表

GRS

Q

n+1說明

100Qn

保持1011置11100清0111*不定避免0

Qn保持3.門控D鎖存器組成及功能1D&&&&RSG電路組成其他兩種情況不會出現(xiàn)只有這三種情況具有數(shù)據(jù)記憶功能G=1時,Q=DG=0時,保持原狀

G

D

Q

1001110

保持門控D鎖存器功能表111D&&&&G

門控D鎖存器的改進及符號集成電路74LS75,74LS373門控D鎖存器符號DG1219.1.2D觸發(fā)器1.時鐘上升沿觸發(fā)的維持阻塞型D觸發(fā)器時鐘上升沿觸發(fā)的D觸發(fā)器符號DCP時鐘數(shù)據(jù)輸入端輸出直接復(fù)位端直接置位端特性方程DCP&&&&&&功能表CP

Q

n+1D功能表說明：在CP上升沿時，Q等于D；在CP高電平、低電平和下降沿時，Q保持不變。132.時鐘下升沿觸發(fā)的維持阻塞型D觸發(fā)器特性方程功能表CP

Q

n+1D功能表說明：在CP下升沿時，Q等于D；在CP高電平、低電平和上降沿時，Q保持不變。時鐘下升沿觸發(fā)的D觸發(fā)器符號DCP14課堂練習(xí)

題目:時鐘CP及輸入信號D

的波形如圖所示,試畫出各觸發(fā)器輸出端Q的波形,設(shè)各輸出端Q的初始狀態(tài)=0.DQDCPQ1DQDCPQ2CP上升沿觸發(fā)CP下升沿觸發(fā)CPDQ1tttQ2t153.集成D觸發(fā)器介紹(1)集成雙D觸發(fā)器74LS74VCC(+5V)GND(地)DCPDCP16例:

用D觸發(fā)器將一個時鐘進行2分頻.CPCPQQ0122分頻器DCPQQ

、不用時,甩空或通過4.7k的電阻吊高電平。頻率關(guān)系：17用2個2分頻器級聯(lián)組成一個4分頻器1Q2QCPDCPQQDCPQQ頻率關(guān)系：44分頻器18(2)集成4D觸發(fā)器74LS175公共CP端，公共清0端，無置1端。CP1D2D3D4D2Q1Q3Q4Q1QVcc(+5V)GNDCLR4Q3Q2QRDDQQRDDQQRDDQQRDDQQ符號

CLR74LS1751D2D3D4D4D觸發(fā)器CP1Q1Q2Q2Q3Q3Q4Q4Q19集成4D觸發(fā)器74LS175的應(yīng)用舉例—搶答電路參賽人搶答按鍵主持人清0按鍵1Q1Q2Q2Q3Q3Q4Q4QVCCGND1D2D3D4D

CPCLR5004+5V111&&1+5V4.7k風(fēng)鳴器CLK1kHz甲乙丙丁74LS175120(3)集成8D觸發(fā)器74LS273內(nèi)部有8個D觸發(fā)器CP1D8DCLRGNDVCC1Q2D3D4D5D6D7D2Q3Q4Q5Q6Q7Q8QQDRDQDRD組成符號CLR74LS2731D2D3D4D5D6D7D8D8D觸發(fā)器CP1Q2Q3Q4Q5Q6Q7Q8Q2119.2寄存器19.2.1數(shù)碼寄存器(并行寄存器)一個D觸發(fā)器組成1位的數(shù)碼寄存器一般由D觸發(fā)器組成，用于存放數(shù)碼。由4D集成電路74LS175組成4位二進制數(shù)寄存器由8D集成電路74LS273組成8位二進制數(shù)寄存器DCPQQD

CLR74LS1754D3D2D1D4D觸發(fā)器CP4Q3Q2Q1QCPD3D2D1D0+5VQ3Q2Q1Q04位二進制數(shù)D3~D0CLR74LS2738D7D6D5D4D3D2D1D8D觸發(fā)器CP8Q7Q6Q5Q4Q3Q2Q1QQ3Q2Q1Q0Q4Q5Q6Q78位二進制數(shù)D7~D0D7D6D5D4D3D2D1D0CP+5V22計算機并行輸入/輸出接口基本原理外部設(shè)備(打印機)8D鎖存器8D~1D8Q~1QCP計算機CPU控制信號計算機輸出接口D7~D0計算機數(shù)據(jù)2319.2.2串行移位寄存器1.用D觸發(fā)器組成的移位寄存器(右移，串入，串出/并出）QSRDQ0Di串行輸入數(shù)據(jù)RDCPQSRDQ1QSRDQ2QSRDQ3Q0

Q1

Q2

Q31CP

1000RD0000Di110112342CP

0

1003CP

1

0

104CP

1

1

0

1串行輸出Q0Q3Q2Q1并行輸出4個CP后Di的4位數(shù)據(jù)出現(xiàn)在并行輸出端Q0~Q3。再4個CP后Di的4位數(shù)據(jù)從串行輸出端Q3全部移出。24QSRDQ0RDCPQSRDQ1QSRDQ2QSRDQ312342.循環(huán)移位寄存器CPQ0

Q1

Q2

Q31010001000200103000141000初始值經(jīng)4個CP脈沖循環(huán)一周Q0

Q1

Q2

Q3移位方向253.并入/串出移位寄存器CP

Q0

Q1Q2Q3

0↑10111↑1

1011↑1

1101↑1

111SHIFT/LOAD10111011置入移位移位移位移位時Q3先輸出移位方向D0Q0Q1Q2Q31根據(jù)每個時鐘上升沿后Q3的狀態(tài)，可畫出Q3的波形圖＝0時，置入011＝1時，移位CP并行輸入數(shù)據(jù)串行輸出QQ3QDQD&&≥1D&&≥1QD&&≥11Q2Q1Q0D2D3D1D0SHIFT/LOAD移位/置入26計算機串行接口基本原理D0D1D2D3CPQ3并入/串出移位寄存器CP甲計算機數(shù)據(jù)Q0Q1Q2Q3CPDi串入/并出移位寄存器CP乙計算機數(shù)據(jù)274.雙向移位寄存器左移串入數(shù)據(jù)Q0左移串行輸出右移串入數(shù)據(jù)&&≥1&&≥1&&≥11DLDRRIGHT/LEFT右移/左移控制CP右移串行輸出Q0D0Q1D1Q3D3Q2D2Q3&&≥1右移（）：黃門開通，藍門關(guān)閉，D0=DR，D1=Q0，D2=Q1

D3=Q2，每一個CP，依次右移一位。右移移位方向：DRQ0Q1Q2Q3。左移（）：藍門開通，黃門關(guān)閉，D3=DL，D2=Q3，D1=Q2

D0=Q1，每一個CP，依次左移一位。左移移位方向：Q0Q1Q2Q3DL。28引腳圖右移串入數(shù)據(jù)（A、B是與的關(guān)系）清0端時鐘CPQ0

Q1

Q2Q3

Q4

Q5

Q6Q7

CLRAB74LS1648位并行輸出19.2.3集成電路移位寄存器1.串入/并出右移移位寄存器74LS164思考：數(shù)據(jù)Di經(jīng)多少個CP上升沿后，出現(xiàn)在右邊74LS164的Q7上？ABABQ0Q7ABQ0Q7DiCP74LS16474LS164級聯(lián)每來一個CP，AB送Q0，原來的Q0至Q7依次右移一位，Q7丟失。29Q0

Q1

Q2

Q3

DRD0

D1

D2

D3

DL

CLRS1S0CP74LS1942.雙向移位寄存器(74LS194)并行輸入數(shù)據(jù)右移串入數(shù)據(jù)方式控制輸出清0端移位脈沖左移串入數(shù)據(jù)右移左移30雙向移位寄存74LS194的功能表CLR

CP

S1

S0

Q0

Q1

Q2

Q30

0000100保持

101110