第2章 微型計算機基本組成電路-鄭學(xué)堅、周斌《微型計算機原理及應(yīng)用》

電子信息類專業(yè)學(xué)科基礎(chǔ)課程物理與電子信息學(xué)院1授課教師：侯俊欽微機原理第二章微型計算機的基本組成電路第2章微型計算機的基本組成電路章節(jié)目錄算術(shù)邏輯單元觸發(fā)器123寄存器4三態(tài)輸出電路5總線結(jié)構(gòu)6譯碼器7存儲器1算術(shù)邏輯單元二進制數(shù)的四則運算布爾代數(shù)的邏輯運算A和B為兩個二進制數(shù)S為其運算結(jié)果control為控制信號算術(shù)邏輯單元（arithmeticlogicunit，縮寫ALU）2觸發(fā)器RS觸發(fā)器組成其它觸發(fā)器的基礎(chǔ)，可用與邏輯組成，也可用或邏輯組成。2觸發(fā)器QG1＆＆SRG2Q11100101010011

設(shè)觸發(fā)器的初始狀態(tài)為“1”態(tài)，即Q=1、Q=0。則觸發(fā)器的“1”狀態(tài)可以自動保持，形成穩(wěn)態(tài)；

此時，Q=0、Q=1,即無論觸發(fā)器的初態(tài)為何態(tài),

觸發(fā)器置為“0”態(tài)。當(dāng)脈沖消失后，觸發(fā)器保持“0”態(tài)不變。同理若觸發(fā)器的初始狀態(tài)為“0”態(tài)，即Q=0、Q=1，觸發(fā)器也可自動保持“0”態(tài)?？梢姡|發(fā)器具有保持原狀態(tài)不變的功能，這就是它的存儲或記憶的功能。1)S

=1，R=0RS觸發(fā)器2觸發(fā)器QG1＆＆SRG2Q10101100

此時，Q=1、Q=0,即無論觸發(fā)器的初態(tài)為何態(tài)，觸發(fā)器置為“1”態(tài)。當(dāng)脈沖消失后，觸發(fā)器保持“1”態(tài)不變。2）S＝0，R＝13）S＝0，R＝0

當(dāng)R端和S端同時加低電平或負(fù)脈沖時,兩個與非門輸出都為1,這不符合Q與Q狀態(tài)相反的邏輯要求,且當(dāng)負(fù)脈沖消失后,觸發(fā)器將由各種偶然因素決定其最終狀態(tài)。因此這是不允許出現(xiàn)的狀態(tài)，使用時應(yīng)禁止出現(xiàn)?？梢?，由與非門組成的基本RS觸發(fā)器在低電平信號作用下,觸發(fā)器可以從一個穩(wěn)態(tài)轉(zhuǎn)換到另一個穩(wěn)態(tài)。RS觸發(fā)器2觸發(fā)器帶時標(biāo)脈沖RS觸發(fā)器

門G1、G2組成基本RS觸發(fā)器，G3、G4為控制門，CP為控制信號（時鐘信號）2．電路特點

（1）CP=0，G3、G4門被封鎖，RS不起作用，Q與Q維持原態(tài)。

（2）CP由0→1,G3、G4門打開,RS起作用,此時Q與Q狀態(tài)由RS決定。1．電路結(jié)構(gòu)與邏輯符號QQG1

＆＆G2S

RG3＆＆G4SCPR

帶時標(biāo)脈沖RS觸發(fā)器動作特點為：在CP=1期間的所有時間內(nèi)，只要輸入信號有變化，就可能產(chǎn)生觸發(fā)器的狀態(tài)改變。在CP=0時，輸入驅(qū)動信號對觸發(fā)器的狀態(tài)沒有影響。2觸發(fā)器D觸發(fā)器RS觸發(fā)器的基礎(chǔ)上引伸，加入1個非門變成了只有一個輸入端2觸發(fā)器帶時標(biāo)的D觸發(fā)器和帶時標(biāo)的RS觸發(fā)器相同，高電平有效時標(biāo)脈沖CLK一般都是方波，在CLK處于正半周內(nèi)的任何瞬間，觸發(fā)器都有翻轉(zhuǎn)的可能。2觸發(fā)器帶邊緣觸發(fā)的D觸發(fā)器RC微分電路，使方波電壓信號的前沿產(chǎn)生正尖峰，前沿到達的瞬間，觸發(fā)器才產(chǎn)生翻轉(zhuǎn)動作可以使整個計算機運行在高度準(zhǔn)確的協(xié)調(diào)節(jié)拍之中2觸發(fā)器帶預(yù)置和清除端的D觸發(fā)器邊緣觸發(fā)器基礎(chǔ)上增加兩個或門就可以實現(xiàn)與時標(biāo)脈沖以及D輸入端信號無關(guān)2觸發(fā)器各種邊緣觸發(fā)的D觸發(fā)器“○”代表負(fù)邊緣觸發(fā)2觸發(fā)器JK觸發(fā)器組成計數(shù)器的理想記憶元件，在RS觸發(fā)器前面增加兩個與門，并從輸出(Q和Q)到輸入(與門的輸入端)作交叉反饋2觸發(fā)器JK觸發(fā)器的功能后面的計數(shù)器就是利用JK觸發(fā)器的翻轉(zhuǎn)特性而組成的2觸發(fā)器JK觸發(fā)器的符號3寄存器由觸發(fā)器組成一個觸發(fā)器就是一個一位寄存器多個觸發(fā)器可組成一個多位寄存器。寄存器(register)3寄存器寄存器種類寄存器由于其在計算機中的作用之不同而具有不同的功能，從而被命名為不同的名稱。緩沖寄存器——用以暫存數(shù)據(jù)移位寄存器——能夠?qū)⑵渌娴臄?shù)據(jù)一位一位地向左或向右移計數(shù)器——一個計數(shù)脈沖到達時，會按二進制數(shù)的規(guī)律累計脈沖數(shù)累加器——用以暫存每次在ALU中計算的中間結(jié)果3寄存器緩沖寄存器緩沖寄存器用于暫存某個數(shù)據(jù)，以便在適當(dāng)?shù)臅r間節(jié)拍和給定的計算步驟將數(shù)據(jù)輸入或輸出到其他記憶元件中去。由于不可控之故，在CLK正前沿一到就會立即被來到門口的數(shù)據(jù)X替代掉。3寄存器可控緩沖寄存器增設(shè)一個可控的“門”。是由兩個與門、一個或門以及一個非門所組成的。LOAD為低電平，右與門阻塞，自鎖LOAD為高電平，左與門阻塞，裝載3寄存器多位可控緩沖寄存器每位各自有一套“L門”電路只用一個非門只有一個LOAD輸入端CLR為高電平時則可用以清除，使其中各位變?yōu)?3寄存器移位寄存器(shiftingregister)能將其所存儲的數(shù)據(jù)逐位向左或向右移動如用來判斷最左邊的位是0或1等。左移寄存器右移寄存器3寄存器可控移位寄存器和可控緩沖寄存器一樣，只要在每一位的電路上增加一個LOAD門(L門)即可以達到控制的目的。SHL——左移(shifttotheleft)SHR——右移(shifttotheright)3寄存器計數(shù)器(counter)由若干個觸發(fā)器組成的寄存器，它的特點是能夠把存儲在其中的數(shù)字加1。計數(shù)器的種類：行波計數(shù)器同步計數(shù)器環(huán)形計數(shù)器程序計數(shù)器3寄存器行波計數(shù)器(travellingwavecounter)水波前進一樣逐位進位下去特點J，K輸入端都是懸浮的，即各位都是翻轉(zhuǎn)觸發(fā)器異步時序電路，時鐘脈沖的下降沿一到就會翻轉(zhuǎn)3寄存器可控行波計數(shù)器J，K輸入端連在一起引出來，由計數(shù)控制端COUNT的電位信號來控制。當(dāng)COUNT為高電位時，JK觸發(fā)器才有翻轉(zhuǎn)的可能。低電位時就不可能翻轉(zhuǎn)。3寄存器同步計數(shù)器(synchronouscounter)將時鐘脈沖同時加到各位的觸發(fā)器的時鐘輸入端，而將前一位的輸出端(Q)接到下一位的JK端去。3寄存器環(huán)形計數(shù)器(ringcounter)僅有唯一的一位為1，其他各位為0不是用來計數(shù)用，而是用來發(fā)出順序控制信號的3寄存器程序計數(shù)器(programcounter)是一個行波計數(shù)器(也可用同步計數(shù)器)?？梢詮?開始計數(shù)，也可以將外來的數(shù)裝入其中3寄存器累加器（accumulator）多個觸發(fā)器組成的多位寄存器，能裝入及輸出數(shù)據(jù)不進行加法運算，而是作為ALU運算過程的代數(shù)和的臨時存儲處能使存儲其中的數(shù)據(jù)左移或右移，所以它又是一種移位寄存器4三態(tài)輸出電路三態(tài)輸出電路(或稱三態(tài)門)如果一條信號傳輸線既能與一個觸發(fā)器接通，也可以與其斷開而與另外一個觸發(fā)器接通，則一條信息傳輸線就可以傳輸隨意多個觸發(fā)器的信息了。三態(tài)門就是為了達到這個目的而設(shè)計的。由兩個或非門和兩個NMOS晶體管(T1，T2)及一個非門組成4三態(tài)輸出電路雙向三態(tài)輸出電路用兩個單向三態(tài)輸出電路來組成三態(tài)門(E門)和裝入門(L門)一樣，都可加到任何寄存器(包括計數(shù)器和累加器)電路上去。這樣的寄存器就稱為三態(tài)緩沖寄存器。L門專管對寄存器的裝入數(shù)據(jù)的控制，而E門專管由寄存器輸出數(shù)據(jù)的控制?？捎糜诳偩€控制A為輸出端，C為其輸入端。EOUT=1時，B=A，信息由左向右傳輸；EIN=1時，C=B，信息由右向左傳輸。5總線結(jié)構(gòu)A、B、C、D：帶有L和E門的三態(tài)緩沖寄存器控制字CON=LAEALBEBLCECLDED規(guī)定：在某一時鐘節(jié)拍(CLK為正半周)，只有一個寄存器L門為高電位，和另一寄存器的E門為高電位。則：E門為高電位的寄存器的數(shù)據(jù)就可以流入到L門為高電位的寄存器中去。例如：CON=10010000數(shù)據(jù)由B→ACON=01100000數(shù)據(jù)由A→BCON=01001000數(shù)據(jù)由A→CCON=01000010數(shù)據(jù)由A→DCON=00100001數(shù)據(jù)由D→BCON=10000100數(shù)據(jù)由C→A6譯碼器3個輸入端、3個控制端及8個輸出端只有當(dāng)控制端為100時，才會在輸出的某一端(由輸入端C、B、A的狀態(tài)決定)輸出低電平信號，其余的輸出端仍為高電平。3-8譯碼器74LS1386譯碼器當(dāng)E=0時，輸出均為１，譯碼器沒有工作。當(dāng)E=1時，譯碼器進行譯碼輸出：A1A0=00時，只有Y0=0A1A0=01時，只有Y1=0A1A0=10時，只有Y2=0A1A0=11時，只有Y3=0?？梢?，輸入的代碼不同，譯碼器的輸出狀態(tài)也就不同，從而完成了把輸入代碼翻譯成對應(yīng)輸出線上的控制信號。帶E門的譯碼器7存儲器1.按存儲介質(zhì)分類(1)半導(dǎo)體存儲器(2)磁表面存儲器(3)磁芯存儲器(4)光盤存儲器易失TTL、MOS磁頭、載磁體硬磁材料、環(huán)狀元件激光、磁光材料非易失存儲器分類7存儲器MOS管FOX(field-oxide)用于分離CMOS器件DrainSourceGate半導(dǎo)體存儲器7存儲器磁帶 軟磁盤 硬磁盤磁表面存儲器7存儲器磁芯存儲器磁芯存儲器(1948年）：直徑不到1毫米磁芯里可穿進一根極細的導(dǎo)線，只要有代表“1”或“0”的訊號電流流經(jīng)導(dǎo)線，就能使磁芯按兩種不同方向磁化，信息便以磁場形式被儲存7存儲器激光存儲器7存儲器1.概述采用光存儲技術(shù)采用非磁性介質(zhì)采用磁性介質(zhì)第一代光存儲技術(shù)第二代光存儲技術(shù)不可擦寫可擦寫2.光盤的存儲原理只讀型和只寫一次型可擦寫光盤熱作用（物理或化學(xué)變化）熱磁效應(yīng)利用激光寫入和讀出激光存儲器7存儲器存儲器分類(1)存取時間與物理地址無關(guān)（隨機訪問）

順序存取存儲器磁帶(2)存取時間與物理地址有關(guān)（串行訪問）

隨機存儲器

只讀存儲器

直接存取存儲器磁盤2.按存取方式分類7存儲器3.按在計算機中的作用分類磁盤、磁帶、光盤高速緩沖存儲器（Cache）FlashMemory（閃爍存儲器）存儲器主存儲器輔助存儲器MROMPROMEPROMEEPROMRAMROM靜態(tài)RAM動態(tài)RAM存儲器分類7存儲器存儲器的層次結(jié)構(gòu)高低小大快慢輔存寄存器緩存主存磁盤光盤磁帶光盤磁帶速度容量價格位／CPUCPU主機7存儲器緩存CPU主存輔存緩存主存輔存主存虛擬存儲器10ns20ns200nsms虛地址邏輯地址實地址物理地址主存儲器（速度）（容量）程序的局部性原理存儲器的層次結(jié)構(gòu)7存儲器主存儲器(memory)是計算機的主要組成部分既可用來存儲數(shù)據(jù)，也可用以存放計算機的運算程序由寄存器組成，可以看做一個寄存器堆每個存儲單元實際上相當(dāng)于一個緩沖寄存器分為兩大類：只讀存儲器(ROM)隨機存取存儲器(RAM)一旦程序存放進去之后，不能再“寫”入新的字節(jié)，只能讀取能夠隨時寫進新的數(shù)據(jù)，或者改寫原來的數(shù)據(jù)。相當(dāng)于一個可控緩沖寄存器。7存儲器主存儲器的一般結(jié)構(gòu)由存儲體、地址寄存器、地址譯碼驅(qū)動電路、讀寫電路、數(shù)據(jù)寄存器和控制邏輯等六部分組成。數(shù)據(jù)寄存器地址寄存器CPU主存讀數(shù)據(jù)總線地址總線寫7存儲器為了便于存入和取出，每個存儲單元必須有一個固定的地址。為了減少存儲器向外引出的地址線，組成存儲器的存儲器芯片內(nèi)部都自帶有譯碼器。地址譯碼的原理根據(jù)二進制編碼譯碼的原理，除地線公用之外，n根導(dǎo)線可以譯成2n個的地址號。地址線數(shù)1234…8910111213141516地址數(shù)24816…2565121K2K4K8K16K32K64K為什么譯碼？7存儲器例：一個16×8的存儲器，是一個有16個存儲單元，每個單元為8位記憶字(即每單元存一個字節(jié))的集成電路片地址譯碼的原理7存儲器地址編址字：每個存儲單元所存儲的內(nèi)容，由若干位(bit)組成字節(jié)(byte)：8個記憶元件的存儲單元就是8位的記憶字

高位字節(jié)地址為字地址

低位字節(jié)地址為字地址設(shè)地址線24根按字節(jié)尋址按字尋址若字長為16位按字尋址若字長為32

位字地址字節(jié)地址11109876543210840字節(jié)地址字地址452301420224=16M8M4M7存儲器2.在一般微型計算機中，地址線大都為16條。16條地址線，可譯出64K個地址。在286／386／486中采用20條地址線。1.當(dāng)?shù)刂肪€為10條時，n=10，則可編地址號為1,024個，或稱為1K字節(jié)。這里的1K和習(xí)慣為1000不一樣，請務(wù)必注意。說明：7存儲器主存的技術(shù)指標(biāo)(1)存儲容量主存存放二進制代碼的總位數(shù)

存儲容量=存儲單元個數(shù)*存儲字長

存儲容量=存儲單元個數(shù)*存儲字長/8存儲容量為1GB，存儲字長32位，有多少個存儲單元呢？如果按字節(jié)尋址，地址線多少位呢？如果按字尋址尋址范圍多少呢？7存儲器(2)存儲速度(3)存儲器的帶寬

讀出時間寫入時間存儲器的訪問時間

存取時間

存取周期

讀周期寫周期

連續(xù)兩次獨立的存儲器操作（讀或?qū)懀┧璧淖钚￠g隔時間

位/秒字節(jié)/秒

單位時間內(nèi)存儲器存取的信息量主存的技術(shù)指標(biāo)7存儲器芯片容量譯碼驅(qū)動存儲矩陣讀寫電路1K×4位16K×1位8K×8位片選線讀/寫控制線地址線…數(shù)據(jù)線…地址線（單向）數(shù)據(jù)線（雙向）104141138半導(dǎo)體存儲芯片的基本結(jié)構(gòu)7存儲器譯碼驅(qū)動存儲矩陣讀寫電路片選線讀/寫控制線地址線…數(shù)據(jù)線…片選線讀/寫控制線（低電平寫高電平）（允許讀）CSCEWE（允許寫）WEOE（低電平有效）半導(dǎo)體存儲芯片的基本結(jié)構(gòu)7存儲器用16K×1位的存儲芯片組成64K×8位的存儲器

32片當(dāng)?shù)刂窞?5535時，此8片的片選有效8片16K×1位8片16K×1位8片16K×1位8片16K×1位存儲芯片片選線的作用譯碼驅(qū)動的方法0,015,015,70,7

讀/寫控制電路

地址譯碼器

字線015……16×8矩陣………07D07D

位線

讀/寫選通A3A2A1A0……(1)線選法：用一根字選擇線直接選中一個存儲單元的各位00000,00,7…0…07…D07D

讀/寫選通

讀/寫控制電路

每個芯片16×1位的A3A2A1A0A40,310,031,031,31

Y地址譯碼器

X地址譯碼器

32×32

矩陣……A9I/OA8A7A56AY0Y31X0X31D讀/寫……0,031,00,31……I/OD0,0讀1K×1位(2)重合法：用X,Y兩個方向上的地址決定被選單元7存儲器用以存放固定程序的存儲器，一旦程序存放進去之后，即不可改變。也就是說，不能再“寫”入新的字節(jié)，而只能從中“讀”出其所存儲的內(nèi)容，因此稱為只讀存儲器。8×4ROM集成電路R0的地址號為A2A1A0=000，當(dāng)E門為高電位時數(shù)據(jù)線D3D2D1D0將送出數(shù)據(jù)為0001只讀存儲器（ROM）7存儲器1.掩模ROM(MROM)只讀的行列選擇線交叉處有MOS管為“1”行列選擇線交叉處無MOS管為“0”2.PROM(一次性編程)VCC行線列線熔絲熔絲斷為“0”為“1”熔絲未斷ROM類型7存儲器ROM類型3.EPROM(多次性編程)(1)N型溝道浮動?xùn)臡OS電路G柵極S源D漏紫外線全部擦洗D端加正電壓形成浮動?xùn)臩與D不導(dǎo)通為“0”D端不加正電壓不形成浮動?xùn)臩與D導(dǎo)通為“1”SGDN+N+P基片GDS浮動?xùn)?/p>

SiO2+++++___

7存儲器…控制邏輯Y譯碼X譯碼數(shù)據(jù)緩沖區(qū)Y控制128×128存儲矩陣……PD/ProgrCSA10A7…A6A0……DO0…DO7112…A7A1A0VSSDO2DO0DO1…27162413…VCCA8A9VPPCSA10PD/ProgrDO3DO7…(2)2716EPROM的邏輯圖和引腳PD/ProgrPD/Progr功率下降/編程輸入端

讀出時為低電平ROM類型7存儲器4.EEPROM(多次性編程)電可擦寫局部擦寫全部擦寫5.FlashMemory(閃速型存儲器)比EEPROM快EPROM價格便宜集成度高EEPROM電可擦洗重寫具備RAM功能ROM類型7存儲器1.EPROM

常用EPROM以1片2716(2K×8)為最基本容量.如：2732→4K×8，2764→8K×8，27128→16K×8，27256→32K×82716等只讀存儲器芯片的引線排列：常用的ROM芯片7存儲器2.EEPROM常用芯片有2816(2K×8)、2817(2K×8)和2864(8K×8).2816和2864的引線排列與同容量的6116和6264兼容，2817和2864A的引線排列如圖所示：

7存儲器隨機存儲器（RAM）雙極型RAM→主要用在高速微機中.

靜態(tài)RAM→不需刷新;功耗大;適宜于MOS型RAM存儲容量較小的系統(tǒng)中使用

動態(tài)RAM→需刷新;集成度高;功耗低;適于構(gòu)成大容量的存儲器系統(tǒng)又叫做讀／寫存儲器。它和ROM之區(qū)別在于這種存儲器不但能讀取已存放在其各個存儲單元中的數(shù)據(jù)，而且還能夠隨時寫進新的數(shù)據(jù)，或者改寫原來的數(shù)據(jù)。因此，RAM的每一個存儲單元相當(dāng)于一個可控緩沖寄存器。7存儲器RAM的符號A——地址線；DIN——要寫入的數(shù)據(jù)；DOUT——要讀出的數(shù)據(jù)；ME——選通此RAM的E門。7存儲器1.靜態(tài)RAM(SRAM)(1)靜態(tài)RAM基本電路A′觸發(fā)器非端1T4T~觸發(fā)器5TT6、行開關(guān)7TT8、列開關(guān)7TT8、一列共用A

觸發(fā)器原端T1~T4T5T6T7T8A′A寫放大器寫放大器DIN寫選擇讀選擇DOUT讀放位線A位線A′列地址選擇行地址選擇T1~T4A′T1

~T4T5T6T7T8A寫放大器寫放大器DIN寫選擇讀選擇讀放位線A位線A′列地址選擇行地址選擇DOUT

①靜態(tài)RAM基本電路的讀操作行選

T5、T6開T7、T8開列選DOUT讀選擇有效T1~T4T5T6T7T8A′ADIN位線A位線A′列地址選擇行地址選擇寫放寫放讀放DOUT寫選擇讀選擇

②靜態(tài)RAM基本電路的寫操作行選T5、T6開

兩個寫放DIN列選T7、T8開（左）

反相T5A′（右）

T8T6ADINDINT7寫選擇有效T1~T47存儲器如：6116芯片（存儲容量2KB）的引線和功能如下6116、6264、62128、62256Intel2114常用的靜態(tài)RAM芯片7存儲器如：6264芯片的引線和功能如下A12～A0地址輸入D7～D0數(shù)據(jù)輸入輸出CE1片選1CE2片選2WE寫允許OE輸出允許7存儲器存儲容量1K×4

位I/O1I/O2I/O3I/O4A0A8A9WECSVCCGNDIntel2114…Intel2114外特性Intel2114的容量為1K×4位，即芯片內(nèi)共有1K個存儲單元，每個單元存儲4位二進制（即存儲字長為4位）。芯片引腳：地址線10位：數(shù)據(jù)線4位；控制線：寫允許信號~WE(低電平表示“寫”，高電平表示“讀”)，片選信號~CS（低電平有效）；電源，地7存儲器DD預(yù)充電信號讀選擇線寫數(shù)據(jù)線寫選擇線讀數(shù)據(jù)線VCgT4T3T2T11(1)動態(tài)RAM基本單元電路2.動態(tài)RAM(DRAM)讀出與原存信息相反讀出時數(shù)據(jù)線有電流為“1”數(shù)據(jù)線CsT字線DDV010110寫入與輸入信息相同寫入時CS充電為“1”放電為“0”T3T2T1T無電流有電流7存儲器常用芯片有64K×1、64K×4、1M×1、1M×4等。2164A芯片的引線和功能如下圖所示。4個128×128的存儲矩陣、128選1行譯碼器、128選1列譯碼器、行地址鎖存器、列地址鎖存器、“4選1”I/O控制門和多路開關(guān)常用的動態(tài)RAM芯片7存儲器

內(nèi)存條內(nèi)存條是一塊焊接了多片存儲器并帶接口引腳的小型印刷電路板，將其插入主板上的存儲器插槽中即可。

SIMM(singlein-linememorymodules)

8位數(shù)據(jù)寬，帶32條單邊引線或32位數(shù)據(jù)寬度帶72條引線的內(nèi)存條。

7存儲器DIMM(dualin-linememorymodules)

64位數(shù)據(jù)寬度帶168條引線的內(nèi)存條，Pentium系列微機主板上只要插上一條即可工作。DIMM內(nèi)存條由8片8位數(shù)據(jù)寬度的同型號IC芯片組成，有的則由9片組成，增加的1片作校驗位用。有的DIMM內(nèi)存條的邊角上還附有一塊小芯片，這是一片串行接口的EEPROM，稱為串行在片檢測(serialpresencedetect)。7存儲器電池式NVRAM由靜態(tài)隨機存儲器SRAM、備用電池和切換電路組成。備用電池在外接電源斷開或下降至3V時自動接入電路繼續(xù)供電，以免信息丟失。電池式NVRAM芯片的引線排列與SRAM芯片兼容。3.非易失性隨機存儲器NVRAM(nonvolatileRAM)斷電后信息不丟失的RAM。主要有兩種形式：電池式NVRAM和形影式NVRAM。7存儲器SRAM和EEPROM的存儲容量相同，且逐位一一對應(yīng)。EEPROM中的信息必須調(diào)出后存放到SRAM中（有些芯片上電后自動電池）才能與CPU交換信息。在正常運行時對形影式NVRAM的讀或?qū)懖僮髦慌cSRAM交換信息。SRAM中的信息也可以存入EEPROM中，但在外接電源斷開或發(fā)生故障時，它可以立即把SRAM中的信息保存到EEPROM中，使信息得到自動保護。3.非易失性隨機存儲器NVRAM(nonvolatileRAM)形影式NVRAM由SRAM和EEPROM組成。7存儲器

用1K

×

4位存儲芯片組成1K

×

8位的存儲器？片1.存儲器容量的擴展(1)位擴展（增加存儲字長）10根地址線8根數(shù)據(jù)線9AA0???21142114CSWE2片存儲器與CPU的連接7存儲器(2)字?jǐn)U展（增加存儲字的數(shù)量）

用1K

×

8位存儲芯片組成2K

×

8位的存儲器11根地址線8根數(shù)據(jù)線？片2片1K×8位1K×8位D7D0???????????????WEA1A0???A9CS0A10

1CS17存儲器(3)字、位擴展用1K

×

4位存儲芯片組成4K

×

8位的存儲器8根數(shù)據(jù)線12根地址線WEA8A9A0...D7D0…A11A10CS0CS1CS2CS3片選譯碼……………………1K×41K×41K×41K×41K×41K×41K×41K×4？片8片7存儲器2.存儲器與CPU的接口地址線的連接CPU低地址線與芯片地址線相連，高位地址線用作片選等控制用(2)數(shù)據(jù)線的連接對芯片擴位與CPU數(shù)據(jù)線一致(3)讀/寫命令線的連接CPU與芯片的讀寫控制線直接連接(4)片選線的連接片選信號與MREQ訪存控制信號共同控制(5)合理選擇存儲芯片(6)其他時序、負(fù)載7存儲器①存儲器芯片的地址線與地址總線的連接原則是，從地址總線的最低位A0開始，把它們與存儲器芯片的地址線依次相連。②存儲器芯片的片選線與地址總線的連接線選法——直接以系統(tǒng)的高位地址作為存儲器芯片的片選信號，將用到的高位地址線接往存儲器芯片的片選端。當(dāng)該地址線為0或1時，就選中該芯片，即用一根地址線選通一塊芯片。譯碼法——使用譯碼器對系統(tǒng)總線中字選余下的高位地址線進行譯碼，以其譯碼輸出作為存儲器芯片的片選信號。

地址線的連接7存儲器64K×8/8K×8=8,即共需要8片存儲器芯片64K=65536=216，故組成64K的存儲器共需16根地址線8K=8192=213，即13根作字選線，選擇片內(nèi)單元16-13=3，即3根作片選線芯片的13根地址線為A12～A0，所以譯碼電路對A15～A13進行譯碼，譯碼電路及譯碼輸出線的選址范圍如右圖所示。例1用譯碼法連接容量為64K×8的存儲器，若用8K×8的存儲器芯片，共需多少片？共需多少根地址線？其中幾根作字選線？幾根作片選線？試用74LS138畫出譯碼電路，并標(biāo)出其輸出線的選址范圍。若改用線選法能夠組成多大容量的存儲器？試寫出各線選線的選址范圍。7存儲器若改為線選法：A15～A133根地址線各選一片8K×8的存儲器芯片，故僅能組成容量為24K×8的存儲器A15、A14和A13所選芯片的地址范圍分別為：6000H～7FFFH、A000H～BFFFH和C000H～DFFFH例1用譯碼法連接容量為64K×8的存儲器，若用8K×8的存儲器芯片，共需多少片？共需多少根地址線？其中幾根作字選線？幾根作片選線？試用74LS138畫出譯碼電路，并標(biāo)出其輸出線的選址范圍。若改用線選法能夠組成多大容量的存儲器？試寫出各線選線的選址范圍。7存儲器1位、4位和8位的存儲器芯片，其數(shù)據(jù)線分別為1根、2根和8根，在與數(shù)據(jù)總線的8根數(shù)據(jù)線相連時，采用并聯(lián)方式：1位的存儲器芯片，用8片，將每片的數(shù)據(jù)線依次與數(shù)據(jù)總線的8根數(shù)據(jù)線相連，8片的地址相同4位的存儲器芯片，用2片，將每片的4根數(shù)據(jù)線分別與數(shù)據(jù)總線的高4位和低4位相連，2片的地址相同8位的存儲器芯片，則將它的8根數(shù)據(jù)線分別與8根數(shù)據(jù)線相連(2)數(shù)據(jù)線的連接7存儲器ROM→將芯片的輸出允許線OE直接與控制總線的存儲器讀信號MEMR相連RAM→將芯片的輸出允許線OE（或RD）與擴展總線的MEMR相連;寫允許線WE（或WR）與存儲器寫信號MEMW相連(3)讀/寫命令線的連接7存儲器例21K靜態(tài)RAM的數(shù)據(jù)線和地址線的連接1K位存儲器芯片，有1024×1位、256×4位和128×8位等不同結(jié)構(gòu)。因此與8位數(shù)據(jù)總線相連時，字向采用地址串聯(lián)，位向采用位并聯(lián)來滿足存儲器需要的容量和位數(shù)。如要組成1K×8位的存儲器，可以采用1024×1位的存儲器芯片，也可采用256×4位的存儲器芯片

7存儲器用1024×1位存儲器芯片組成的1KRAM1024=210，故芯片上地址線為10條數(shù)據(jù)線為1條，每一單元相應(yīng)于一位，故只要把它們分別接到數(shù)據(jù)總線上的相應(yīng)位即可7存儲器用256×4位存儲器芯片組成的1KRAM每片256×4芯片上有8條地址線,４條數(shù)據(jù)線.兩片組成一頁,將數(shù)據(jù)擴展為8位.地址總線上的A0～A7直接與每片的地址輸入端相連,實現(xiàn)頁內(nèi)尋址;A8和A9經(jīng)過譯碼,實現(xiàn)頁的尋址7存儲器例38KEPROM和4K靜態(tài)RAM的連接通常,ROM和RAM的地址要一起考慮.用EPROM2732和靜態(tài)RAM6116組成8KROM和4KRAM的連接圖如下：7存儲器例4設(shè)CPU有16根地址線，8根數(shù)據(jù)線，并用MREQ作訪存控制信號，WR作讀/寫命令信號（高電平為讀，低電平為寫）現(xiàn)有這些存儲芯片：ROM(2Kx8位，4Kx8位，8Kx8位)，RAM(1Kx4位，4Kx8位，8Kx8位)，是從上述規(guī)格中選用合適的芯片，畫出cpu和存儲芯片的連接圖。要求如下：1.主存地址空間分配:6000H~67FFH為系統(tǒng)程序區(qū)6800H~6BFFH為用戶程序區(qū)2.指出選用的芯片類型及數(shù)量3.詳細畫出片選邏輯圖門電路74138譯碼器1&&7存儲器解:

(1)寫出對應(yīng)的二進制地址碼(2)確定芯片的數(shù)量及類型0110000000000000A15A14A13A11A10…A7…

A4A3…

A0…01100111111111110110100000000000…01101011111111112K×8位1K×8位RAM2片1K×4位ROM1片2K×8位7存儲器(3)分配地址線A10~A0接2K

×

8位ROM的地址線A9~A0接1K

×

4位RAM的地址線(4)確定片選信號CBA0110000000000000A15A13A11A10…A7…A4A3…

A0…01100111111111110110100000000000…01101011111111112K

×

8位1片ROM1K

×

4位2片RAM7存儲器2K

×8位ROM

1K

×4位

RAM1K

×4位

RAM………&PD/ProgrY5Y4G1CBAG2BG2A……MREQA14A15A13A12A11A10A9A0…D7D4D3D0WR…………………7存儲器作為存儲器的一個附件，存儲地址寄存器是必需的。它將所要尋找的存儲單元的地址暫存下來，以備下一條指令之用。存儲地址寄存器也是一個可控緩沖寄存器，它具有L門以控制地址的輸入。它和存儲器的聯(lián)系是雙態(tài)的，即地址一進入MAR就立即被送到存儲器去存儲地址寄存器(memoryaddressregister,MAR)7存儲器【例】程序計數(shù)器PC，存儲地址寄存器MAR和ROM通過總線的聯(lián)系。設(shè)控制字依次是：(1)CPEPLMER=0110(2)CPEPLMER=0001(3)CPEPLMER=1000問：它們之間的信息是如何流通的?7存儲器解：開機時，先令CLR=1，則PC=0000(1)第1個控制字是：

CPEPLMER=0110即EP=1，PC準(zhǔn)備放出數(shù)據(jù)；LM=1，MAR準(zhǔn)備裝入數(shù)據(jù)。在CLK正前沿到達時，CLK=1，MAR=PC=0000，PC的數(shù)據(jù)裝入MAR，同時MAR立即指向ROM的第一地址，即選中了ROM中的R0存儲單元。7存儲器(2)第2個控制字是：

CPEPLMER=0001即ER=1，令ROM放出數(shù)據(jù)。也就是說，當(dāng)ER為高電位，R0中的8位數(shù)據(jù)就被送入到W總線上去。這樣的動作，不需等待時鐘脈沖的同步訊號，因而稱為異步動作。7存儲器(3)第3個控制字是：

CPEPLMER=1000即CP=1，這是命令PC加1，所以P