計算機組成原理 輸入輸出系統(tǒng)課件

計算機組成原理武漢科技大學(xué)計算機科學(xué)與技術(shù)學(xué)院第八章輸入輸出系統(tǒng)本章內(nèi)容8.1外圍設(shè)備的速度分級與信息交換方式8.2程序查詢方式8.3程序中斷方式8.4DMA方式

8.5通道方式8.6通用I/O標準接口8.1外圍設(shè)備的速度分級與信息交換方式8.1.1外圍設(shè)備的速度分級

1.將高速工作的處理機同不同速度工作的外圍設(shè)備相連接需解決的問題——處理機與外圍設(shè)備在時間上的同步(定時問題)2.輸入/輸出設(shè)備同CPU交換數(shù)據(jù)的過程輸入過程：

(1)CPU把一個地址值放在地址總線上，選擇某一輸入設(shè)備(2)CPU等候輸入設(shè)備的數(shù)據(jù)成為有效(3)CPU從數(shù)據(jù)總線讀入數(shù)據(jù)，并存入一個相應(yīng)的寄存器輸出過程：

(1)CPU把一個地址值放在地址總線上，選擇一個輸出設(shè)備(2)CPU把數(shù)據(jù)放到數(shù)據(jù)總線上(3)輸出設(shè)備認為數(shù)據(jù)有效，從而把數(shù)據(jù)取走數(shù)據(jù)何時有效是關(guān)鍵數(shù)據(jù)何時有效是關(guān)鍵目錄3.CPU與外圍設(shè)備之間的定時方式(1)速度極慢或簡單的外圍設(shè)備——無條件輸入輸出(2)

慢速或中速的外圍設(shè)備——異步定時、查詢輸入輸出、中斷CPU接收一批數(shù)據(jù)字的流程圖在CPU和外設(shè)間用問答信號進行定時，故稱為應(yīng)答式數(shù)據(jù)交換(3)高速的外圍設(shè)備——同步定時、DMA輸入輸出外設(shè)以相等的時間間隔進行操作，CPU也以等間隔的速率執(zhí)行輸入/輸出指令，故稱為同步定時方式；一旦CPU和外設(shè)發(fā)生同步，它們之間的數(shù)據(jù)交換便靠時鐘脈沖來控制直接內(nèi)存訪問(DMA)方式是更快的同步傳送CPU接收一批數(shù)據(jù)字的流程圖定時方式啟動就緒?傳送一個字CPU發(fā)響應(yīng)信號復(fù)位就緒結(jié)束NNYY傳送完?4.I/O對系統(tǒng)性能的影響【例1】假設(shè)有一個運行時間為100秒的基準程序，其中90秒是CPU時間，剩下的是I/O占用的時間。如果在以后的5年里，CPU的速度每年提高50%但I/O時間保持不變，那么5年后運行程序要耗費多少時間？I/O時間所占的比例是多少?解： 耗費的時間=CPU時間+I/O時間目前，I/O時間=100-90=10秒今后五年內(nèi)CPU時間、I/O時間及其所占比例如下表：第n年后CPU時間I/O時間耗費總時間I/O時間所占比例09010秒100秒10%190/1.5=60秒10秒70秒14%260/1.5=40秒10秒50秒20%340/1.5=27秒10秒37秒27%427/1.5=18秒10秒28秒36%518/1.5=12秒10秒22秒45%[例子]假設(shè)幼兒園一個阿姨帶10個孩子，要給每個孩子分2塊水果糖。假設(shè)孩子們把2塊糖都吃完，那么她采用什么方法呢?方法1：

她先給孩子甲一塊糖，盯著甲吃完，然后再給第二塊；然后給孩子乙，其過程與孩子甲完全一樣。依次類推，直至到第10個孩子發(fā)完2塊糖方法2：每人發(fā)一塊糖各自去吃，并約定誰吃完后就向她舉手報告，再發(fā)第二塊方法3：進行批處理：每人拿2塊糖各自去吃，吃完2塊糖后再向她報告方法4：權(quán)力下放，把發(fā)糖的事交給另一個人分管，只是必要時她才過問一下8.1.2信息交換方式類似地，CPU管理外圍設(shè)備的方式分為4種1.程序查詢方式

優(yōu)點：CPU和外圍設(shè)備的操作能夠同步，且硬件結(jié)構(gòu)簡單缺點：CPU效率低，即使是輪詢2.程序中斷方式

優(yōu)點：節(jié)省了CPU的時間，適用于隨機出現(xiàn)的、實時性的服務(wù)缺點：硬件結(jié)構(gòu)比程序查詢方式復(fù)雜一些，服務(wù)開銷時間較大3.直接內(nèi)存訪問(DMA)方式——DMA控制器接管對總線的控制，數(shù)據(jù)交換不經(jīng)過CPU，直接在內(nèi)存和外圍設(shè)備之間，以高速進行數(shù)據(jù)傳送優(yōu)點：數(shù)據(jù)傳送速度很高，僅受到內(nèi)存訪問時間的限制缺點：與中斷方式相比，需要更多的硬件適用于內(nèi)存和高速外圍設(shè)備之間大批數(shù)據(jù)交換的場合4.通道方式通道——一個具有特殊功能的處理器，也稱輸入輸出處理器(IOP)，可以實現(xiàn)對外圍設(shè)備的統(tǒng)一管理和外圍設(shè)備與內(nèi)存之間的數(shù)據(jù)傳送大大提高了CPU的工作效率，但以花費更多硬件為代價輸入/輸出控制方式主要由程序?qū)崿F(xiàn)外圍設(shè)備的輸入/輸出控制方式主要由硬件實現(xiàn)8.2程序查詢方式(程序控制I/O方式)(2)從I/O接口讀入狀態(tài)字(3)檢查狀態(tài)字中的標志，判斷可否進行數(shù)據(jù)交換(4)若該設(shè)備沒有準備就緒，重復(fù)(2)、(3)，直至其準備好(5)從接口的數(shù)據(jù)緩沖器讀取輸入的數(shù)據(jù)或?qū)?shù)據(jù)輸出至接口的數(shù)據(jù)緩沖器；并將狀態(tài)標志復(fù)位目錄(1)CPU向I/O設(shè)備發(fā)出命令字，請求進行數(shù)據(jù)傳送1、設(shè)備編址統(tǒng)一編址獨立編址2、輸入輸出指令——具有的3個基本功能3、程序查詢方式的接口設(shè)備選擇電路數(shù)據(jù)緩沖寄存器設(shè)備狀態(tài)標志4、程序查詢輸入/輸出方式程序執(zhí)行的動作程序查詢流程圖程序查詢I/O設(shè)備流程圖設(shè)備服務(wù)程序的功能：(1)實現(xiàn)數(shù)據(jù)傳送——輸入/輸出(2)修改內(nèi)存地址，為下一次數(shù)據(jù)傳送做準備(3)修改傳送字節(jié)數(shù)，以便修改傳送長度(4)進行狀態(tài)分析或其他控制功能用查詢方式傳送一批數(shù)據(jù)的程序流程圖設(shè)置計數(shù)值設(shè)置內(nèi)存緩沖區(qū)首址啟動外設(shè)傳送一個數(shù)據(jù)修改內(nèi)存地址結(jié)束I/O傳送修改計數(shù)器準備好？傳送完？否是是否8.3程序中斷方式8.3.1中斷的基本概念1.中斷的概念特點：CPU和外圍設(shè)備的一些操作并行地進行，效率高2.中斷處理過程流程圖目錄主程序A請求中斷B請求中斷C請求中斷主程序A中斷服務(wù)子程序B中斷服務(wù)子程序C中斷服務(wù)子程序中斷處理示意圖中斷處理過程流程圖說明：(1)受理中斷請求的時刻(2)保存現(xiàn)場(3)響應(yīng)中斷時對中斷屏蔽觸發(fā)器的設(shè)置；允許中斷嵌套時的處理方法(4)中斷處理過程由硬件和軟件結(jié)合來完成中斷周期(硬件)中斷服務(wù)子程序(軟件)控制8.3.2程序中斷方式的基本I/O接口IMIR公用寄存器01BSEI數(shù)據(jù)緩沖寄存器中斷向量邏輯設(shè)備選擇PCIR動作開始動作結(jié)束傳送數(shù)據(jù)動作開始數(shù)據(jù)緩沖寄存器傳送數(shù)據(jù)12345動作結(jié)束67PCIR8公用寄存器109接口設(shè)備CPU01RD輸入數(shù)據(jù)的控制過程程序中斷方式基本接口示意圖準備就緒的標志(RD)——中斷觸發(fā)器允許中斷觸發(fā)器(EI)

中斷請求觸發(fā)器(IR)中斷屏蔽觸發(fā)器(IM)控制1.單級中斷的概念——所有中斷源都屬同一級，通過一條線發(fā)中斷申請，離CPU近的優(yōu)先權(quán)高；不允許嵌套；以鏈式查詢方式識別中斷源8.3.3單級中斷2.單級中斷源的識別——采用串行排隊鏈法INTO001010001011001000數(shù)據(jù)總線編碼器INTAINTIIR1IS1IR2IS2IR3IS3123456IR1IR2IR3中斷優(yōu)先級排隊鏈中斷向量產(chǎn)生邏輯3.中斷向量的產(chǎn)生向量地址——由一串布爾量序列表示的存儲器的地址碼向量中斷：CPU識別出某中斷源時，由硬件直接產(chǎn)生一個與該中斷源對應(yīng)的向量地址，指出中斷源設(shè)備的中斷服務(wù)程序入口有些計算機中的向量地址不是直接地址，而是個“位移量”還有些采用向量地址轉(zhuǎn)移的方法1.多級中斷的概念——根據(jù)各中斷事件的輕重緩急程度不同將中斷源分為若干級別，每一中斷級分配一個優(yōu)先權(quán)；優(yōu)先權(quán)高的中斷級可打斷優(yōu)先權(quán)低的中斷服務(wù)程序，以程序嵌套方式工作8.3.4多級中斷主程序一級中斷服務(wù)程序二級中斷服務(wù)程序三級中斷服務(wù)程序多級中斷示意圖根據(jù)系統(tǒng)的配置不同分類：一維多級中斷、二維多級中斷設(shè)備A設(shè)備D一維多級中斷結(jié)構(gòu)設(shè)備G(1)中斷請求寄存器、中斷屏蔽寄存器在多級中斷中的作用(2)不同級的中斷源間可實現(xiàn)嵌套，但同一級內(nèi)一般不允許嵌套(3)多級中斷系統(tǒng)由硬件邏輯識別中斷源；在二維中斷結(jié)構(gòu)中，先用中斷優(yōu)先級排隊電路確定優(yōu)先響應(yīng)的中斷級，再通過鏈式查詢的硬件邏輯確定具體的中斷源——采用了獨立請求方式與鏈式查詢方式相結(jié)合的方法決定首先響應(yīng)哪個中斷源(4)

和單級中斷類似，多級中斷中也使用堆棧保存現(xiàn)場信息使用堆棧保存現(xiàn)場的好處——控制邏輯簡單，先進后出原則；不需單獨設(shè)置現(xiàn)場保護區(qū)關(guān)于多級中斷的說明2.多級中斷源的識別中斷請求——采用獨立請求方式的邏輯結(jié)構(gòu)

中斷源識別的過程在二維多級中斷中，還要進一步用串行鏈式方式查詢——采用二維方式設(shè)計中斷排隊邏輯【例2】二維中斷系統(tǒng)如圖，請問：(1)在中斷情況下，CPU和設(shè)備的優(yōu)先級如何考慮?請按降序排列各設(shè)備的中斷優(yōu)先級(2)若CPU現(xiàn)執(zhí)行設(shè)備B的中斷服務(wù)程序，IM2，IM1，IM0的狀態(tài)是什么?如果CPU執(zhí)行設(shè)備D的中斷服務(wù)程序，IM2，IM1，IM0的狀態(tài)又是什么?(3)每一級的IM能否對某個優(yōu)先級的個別設(shè)備單獨進行屏蔽?如果不能，采取什么辦法可達到目的?(4)假如設(shè)備C一提出中斷請求，CPU立即進行響應(yīng)，如何調(diào)整才能滿足此要求?【解】(1)在中斷情況下，CPU的優(yōu)先級最低；各設(shè)備的優(yōu)先次序是：A→B→C→D→E→F→G→H→I→CPU(2)執(zhí)行設(shè)備B的中斷服務(wù)程序時IM2IM1IM0=111

執(zhí)行設(shè)備D的中斷服務(wù)程序時，IM2IM1IM0=011(3)每一級的IM標志不能對某個優(yōu)先級的個別設(shè)備進行單獨屏蔽?？蓪⒔涌谥械腅I(中斷允許)標志清“0”，禁止設(shè)備發(fā)出中斷請求(4)要使設(shè)備C的中斷請求及時得到響應(yīng)，可將設(shè)備C從第2級取出來，單獨放在第3級上，使第3級的優(yōu)先級最高，即令I(lǐng)M3=0即可？仍然采用3級中斷，只是把C提到A的前面(最靠近CPU)，是否滿足要求【例3】參見例2所示的系統(tǒng)，只考慮A，B，C三個設(shè)備組成的單級中斷結(jié)構(gòu)，要求CPU在執(zhí)行完當前指令時對中斷請求進行服務(wù)。設(shè)：(1)CPU“中斷批準”機構(gòu)在響應(yīng)一個新的中斷之前，先要讓被中斷程序的一條指令一定要執(zhí)行完畢；(2)TDC為查詢鏈中每個設(shè)備的延遲時間；(3)TA，TB，TC分別為設(shè)備A，B，C的服務(wù)程序所需的執(zhí)行時間；(4)TS,TR為保存現(xiàn)場和恢復(fù)現(xiàn)場所需的時間；(5)主存工作周期為TM。試問：就這個中斷請求環(huán)境來說，系統(tǒng)在什么情況下達到中斷飽和?【解】參閱中斷處理流程8.5，并假設(shè)執(zhí)行一條指令的時間也為TM。如果三個設(shè)備同時發(fā)出中斷請求，那么依次分別處理設(shè)備A、設(shè)備B、設(shè)備C的時間如下：tA=2TM+TDC+TS+TA+TR

tB=2TM+2TDC+TS+TB+TRtC=2TM+3TDC+TS+TC+TR處理三個設(shè)備所需的總時間為：T=tA+tB+tCT是達到中斷飽和的最小時間，即中斷極限頻率為：f=1/T其中2TM是取出指令并執(zhí)行指令的時間將中斷接口與優(yōu)先級判斷等功能集于一身8.3.5中斷控制器(8259)8259的中斷優(yōu)先級的選擇方式(1)完全嵌套方式——固定優(yōu)先級方式，IR0的優(yōu)先級最高，IR7的最低(2)輪換優(yōu)先級方式A：優(yōu)先級自動輪換(3)輪換優(yōu)先級方式B：指定輪換方式(4)查詢方式：由CPU查詢8259的中斷狀態(tài)寄存器8259提供的屏蔽方式(1)簡單屏蔽方式：提供8位屏蔽字(2)特殊屏蔽方式——允許來自低優(yōu)先級的外設(shè)中斷請求去中斷高優(yōu)先級的服務(wù)程序1.中斷類型中斷通常稱為外部中斷，由CPU的外部硬件信號引發(fā)；分為：(1)可屏蔽中斷：INTR引腳、IF標志(2)非屏蔽中斷：NMI引腳；不能被禁止異常通常稱為異常中斷，由指令執(zhí)行引發(fā)的；分為：(1)執(zhí)行異常：CPU執(zhí)行一條指令過程中出現(xiàn)錯誤、故障等引發(fā)(2)執(zhí)行軟件中斷指令：執(zhí)行INTn指令Pentium共有256種中斷和異常；中斷向量號(0-255)異常中斷的優(yōu)先級高于外部中斷8.3.6

Pentium中斷機制2.中斷服務(wù)子程序進入過程中斷向量號檢索表——實模式為中斷向量表IVT；保護模式為中斷描述符表IDTCPU識別中斷類型取得中斷向量號的途徑：(1)指令給出，如軟件中斷指令I(lǐng)NTn(2)外部提供：INTR和NMI的中斷向量號的獲取方法(3)CPU識別錯誤、故障現(xiàn)象，自動指定向量號CPU由中斷類型號獲取中斷服務(wù)子程序入口地址的方法(1)實模式下使用中斷向量表(2)保護模式下使用中斷描述符表保護模式下使用中斷描述符表

保護模式為32位尋址。中斷描述符表IDT每一表項對應(yīng)一個中斷向量號，表項稱為中斷門描述符、陷阱門描述符。這些門描述符為8字節(jié)長，對應(yīng)256個中斷向量號，IDT表長為2KB。由中斷描述符表寄存器IDTR來指示IDT的內(nèi)存地址以中斷向量號乘以8作為訪問IDT的偏移，讀取相應(yīng)的中斷門/陷阱門描述符表項。門描述符給出中斷服務(wù)子程序入口地址(段，偏移)，其中32位偏移量裝入EIP寄存器，16位的段值裝入CS寄存器。由于此段值是選擇符，還必須訪問GDT或LDT，才得到段的基地址3.中斷處理過程(1)當中斷處理的CPU控制權(quán)轉(zhuǎn)移涉及到特權(quán)級改變時，必須把當前的SS和ESP的內(nèi)容壓入系統(tǒng)堆棧予以保存(2)標志寄存器EFLAGS的內(nèi)容也壓入堆棧(3)清除標志觸發(fā)器TF和IF(4)當前的代碼段寄存器CS和指令指針EIP也壓入此堆棧(5)如果中斷發(fā)生伴隨有錯誤碼，則錯誤碼也壓入此堆棧(6)完成上述中斷現(xiàn)場保護后，獲取的中斷服務(wù)子程序入口地址(段，偏移)分別裝入CS和EIP，開始執(zhí)行中斷服務(wù)子程序(7)中斷服務(wù)子程序最后的IRET指令使中斷返回；保存在堆棧中的中斷現(xiàn)場信息被恢復(fù)，并由中斷點繼續(xù)執(zhí)行原程序8.4DMA(DirectMemoryAccess)方式8.4.1DMA的基本概念

1.特點：完全由硬件執(zhí)行的I/O交換；DMA控制器從CPU完全接管對總線的控制；數(shù)據(jù)交換不經(jīng)過CPU；DMA方式一般用于高速傳送成組數(shù)據(jù)2.主要優(yōu)點：速度快且有利于CPU效率的發(fā)揮3.DMA的基本操作(1)外圍設(shè)備發(fā)出DMA請求

(2)CPU響應(yīng)請求，改成DMA操作方式，DMA控制器接管總線(3)由DMA控制器對內(nèi)存尋址、數(shù)據(jù)傳送個數(shù)的計數(shù)，并執(zhí)行數(shù)據(jù)傳送的操作(4)向CPU報告DMA操作的結(jié)束目錄注：傳送前預(yù)處理和傳送后處理均由管理程序承擔DMA控制器與CPU分時使用內(nèi)存的三種方法：1.停止CPU訪問內(nèi)存——DMA傳送過程中，CPU基本處于不工作或者說保持狀態(tài)8.4.2DMA傳送方式優(yōu)點：控制簡單，適用于數(shù)據(jù)傳輸率很高的設(shè)備進行成組傳送缺點：在DMA控制器訪內(nèi)階段，內(nèi)存的效能沒有充分發(fā)揮內(nèi)存工作時間CPU控制并使用內(nèi)存停止CPU訪問內(nèi)存CPU不工作DMA工作DMA控制并使用內(nèi)存DMA不工作DMA不工作t2.周期挪用——I/O設(shè)備有DMA請求時，可挪用一個或幾個內(nèi)存周期I/O設(shè)備要求DMA傳送時可能遇到的兩種情況：(1)

I/O訪內(nèi)與CPU訪內(nèi)沒有沖突，即I/O設(shè)備挪用一二個內(nèi)存周期對CPU執(zhí)行程序沒有任何影響(2)

I/O設(shè)備與CPU產(chǎn)生訪內(nèi)沖突，此時I/O設(shè)備訪內(nèi)優(yōu)先——在CPU執(zhí)行訪內(nèi)指令過程中插入DMA請求，挪用一二個內(nèi)存周期DMA控制并使用內(nèi)存內(nèi)存工作時間CPU控制并使用內(nèi)存CPU周期挪用方式t優(yōu)點：實現(xiàn)了I/O傳送，又較好地發(fā)揮了內(nèi)存和CPU的效率缺點：I/O設(shè)備每次周期挪用都有申請、建立和歸還總線控制權(quán)的過程，所以傳送一個字對DMA控制器來說一般要2—5個內(nèi)存周期應(yīng)用：適用于I/O設(shè)備讀寫周期大于內(nèi)存存儲周期的情況3.DMA與CPU交替訪內(nèi)(透明的DMA方式)——適用于CPU的工作周期比內(nèi)存存取周期長很多的情況內(nèi)存工作時間DMA控制并使用內(nèi)存CPU控制并使用內(nèi)存DMA與CPU交替訪內(nèi)C1C1C2C2t特點：對DMA傳送來講效率很高；DMA傳送對CPU來講是透明的；對總線而言，相當于用C1，C2控制的多路轉(zhuǎn)換器；但要求CPU周期比存儲周期長很多，且硬件邏輯更加復(fù)雜一個CPU周期分為C1和C2兩個分周期1.DMA控制器的基本組成DMA控制器：采用DMA方式的外設(shè)與系統(tǒng)總線之間的接口電路DMA控制器的基本邏輯結(jié)構(gòu)

(1)內(nèi)存地址計數(shù)器——存放內(nèi)存中要交換的數(shù)據(jù)的地址(2)字計數(shù)器——記錄傳送數(shù)據(jù)塊的長度(多少字數(shù))(3)數(shù)據(jù)緩沖寄存器——暫存每次傳送的數(shù)據(jù)(一個字)(4)“DMA請求”標志——設(shè)備準備好一個數(shù)據(jù)字后使該標志置“1”，通過“控制/狀態(tài)”邏輯發(fā)出DMA請求；得到CPU的響應(yīng)信號時，將其復(fù)位(5)“控制/狀態(tài)”邏輯——由控制和時序電路以及狀態(tài)標志等組成，用于修改內(nèi)存地址計數(shù)器和字計數(shù)器，指定傳送類型(輸入或輸出)，并對“DMA請求”信號和CPU響應(yīng)信號進行協(xié)調(diào)和同步(6)中斷機構(gòu)——字計數(shù)器溢出時(全0)，向CPU提出中斷報告8.4.3基本的DMA控制器DMA控制器的基本組成內(nèi)存CPU中斷機構(gòu)控制/狀態(tài)邏輯DMA請求標志內(nèi)存地址計數(shù)器字計數(shù)器數(shù)據(jù)緩沖寄存器設(shè)備選擇設(shè)備HOLDHLDADMA請求DMA響應(yīng)10＋1＋1地址線數(shù)據(jù)線中斷請求系統(tǒng)總線數(shù)據(jù)溢出信號2.DMA數(shù)據(jù)傳送過程(1)傳送前預(yù)處理：由CPU執(zhí)行輸入輸出指令完成——測試設(shè)備狀態(tài)；送入設(shè)備號并啟動設(shè)備；裝入內(nèi)存首地址、數(shù)據(jù)塊長度、指定數(shù)據(jù)傳送方向(2)

正式傳送：以停止CPU訪內(nèi)方式為例DMA傳送數(shù)據(jù)的流程圖——請求、響應(yīng)和傳送過程(3)傳送后處理由CPU進行一些DMA的結(jié)束處理工作基本DMA控制器與系統(tǒng)的連接方式：(1)公用的DMA請求方式(2)獨立的DMA請求方式DMA數(shù)據(jù)傳送過程執(zhí)行指令DMA響應(yīng)發(fā)送內(nèi)存地址傳送一個字數(shù)據(jù)DMA結(jié)束修改地址指針傳送結(jié)束否？否是DMA請求?取指令否是修改字計數(shù)器硬件實現(xiàn)1.選擇型DMA控制器——物理上可連接多個設(shè)備，而邏輯上只允許連接一個設(shè)備內(nèi)部結(jié)構(gòu)：在簡單DMA控制器基礎(chǔ)上增加一個設(shè)備號寄存器工作原理——從預(yù)置直到數(shù)據(jù)塊傳送結(jié)束，只為所選設(shè)備服務(wù)；數(shù)據(jù)傳送以數(shù)據(jù)塊為單位進行適用場合：數(shù)據(jù)傳輸率很高以至接近內(nèi)存存取速度的設(shè)備2.多路型DMA控制器——在邏輯上也允許多個外圍設(shè)備同時工作，各設(shè)備以字節(jié)交叉方式通過DMA控制器進行數(shù)據(jù)傳送內(nèi)部結(jié)構(gòu)、操作過程適用場合：適合于同時為多個慢速外圍設(shè)備服務(wù)多路型DMA分為鏈式多路型和獨立請求多路型DMA8.4.4選擇型和多路型DMA控制器內(nèi)存CPU字計數(shù)器內(nèi)存地址數(shù)據(jù)緩沖器狀態(tài)/控制設(shè)備號時序電路設(shè)備1設(shè)備2設(shè)備n選擇型DMA控制器系統(tǒng)總線選擇型DMA控制器一種多路DMA控制器芯片8個內(nèi)存地址寄存器(16位)多路型DMA控制器內(nèi)存CPUDMA控制器設(shè)備設(shè)備內(nèi)存CPUDMA控制器設(shè)備設(shè)備鏈式多路型DMA獨立請求多路型DMA某個外圍設(shè)備請求DMA服務(wù)時的操作過程(1)DMA控制器接到設(shè)備發(fā)出的DMA請求時，轉(zhuǎn)送給CPU

(2)CPU在適當時刻響應(yīng)DMA請求——若CPU不需要占用總線則繼續(xù)執(zhí)行指令；需要占用總線，則進入等待狀態(tài)(3)DMA控制器接到CPU的響應(yīng)信號后，進行以下工作：①對現(xiàn)有DMA請求中優(yōu)先權(quán)最高的請求給予DMA響應(yīng)；②選擇相應(yīng)的地址寄存器的內(nèi)容驅(qū)動地址總線；③根據(jù)所選設(shè)備操作寄存器的內(nèi)容，向總線發(fā)讀、寫信號；④外圍設(shè)備向數(shù)據(jù)總線傳送數(shù)據(jù)，或從數(shù)據(jù)總線接收數(shù)據(jù)；⑤每個字節(jié)傳送完畢后，DMA控制器使相應(yīng)的地址寄存器和長度寄存器加“1”或減“1”

以上是一個DMA請求的過程，在一批數(shù)據(jù)傳送過程中，要多次重復(fù)上述過程，直到外圍設(shè)備表示一個數(shù)據(jù)塊已傳送完畢，或該設(shè)備的長度控制器判定傳送長度已滿多路型DMA控制器(1)中斷方式通過程序?qū)崿F(xiàn)數(shù)據(jù)傳送；而DMA方式不使用程序，直接靠硬件來實現(xiàn)(2)CPU對中斷的響應(yīng)是在執(zhí)行完一條指令之后；而對DMA的響應(yīng)則可以在指令執(zhí)行過程中的任何兩個存儲周期之間(3)中斷方式不僅具有數(shù)據(jù)傳送能力，而且還能處理異常事件；DMA只能進行數(shù)據(jù)傳送(4)中斷方式必須切換程序，要進行CPU現(xiàn)場的保護和恢復(fù)操作；DMA僅挪用了一個或幾個存儲周期，不改變CPU現(xiàn)場(5)DMA請求的優(yōu)先權(quán)比中斷請求高，CPU優(yōu)先響應(yīng)DMA請求，是為了避免DMA所連接的高速外設(shè)丟失數(shù)據(jù)DMA與程序中斷的區(qū)別【例4】下圖中假設(shè)有磁盤、磁帶、打印機三個設(shè)備同時工作。磁盤以30μs的間隔向控制器發(fā)DMA請求，磁帶以45μs的間隔發(fā)DMA請求，打印機以150μs間隔發(fā)DMA請求。根據(jù)傳輸速率，磁盤優(yōu)先權(quán)最高，磁帶次之，打印機最低，圖中假設(shè)DMA控制器每完成一次DMA傳送所需的時間是5μs。若采用多路型DMA控制器，請畫出DMA控制器服務(wù)三個設(shè)備的工作時間圖【解】說明：T1間隔中控制器首先為打印機服務(wù)，因為此時只有打印機有請求。T2間隔前沿磁盤、磁帶同時有請求，首先為優(yōu)先權(quán)高的磁盤服務(wù)，然后為磁帶服務(wù)，每次服務(wù)傳送一個字節(jié)。在150μs時間階段中，為打印機服務(wù)只有一次(T1)，為磁盤服務(wù)四次(T2，T4，T6，T7)，為磁帶服務(wù)三次(T3，T5，T8)。從圖上看到，DMA尚有空閑時間，說明控制器還可容納更多設(shè)備8.5通道方式通道——是具有特殊功能的處理器，負責對設(shè)備的統(tǒng)一管理；它有自己的指令和程序?qū)ｉT負責數(shù)據(jù)輸入輸出的傳輸控制進一步提高了CPU的效率——

CPU只負責“數(shù)據(jù)處理”功能，而將“傳輸控制”功能下放給通道實現(xiàn)了CPU內(nèi)部運算與I/O設(shè)備的并行工作——通道與CPU分時使用內(nèi)存一個主機可連多個通道；每個通道又可連多臺I/O設(shè)備，這些設(shè)備可以是不同種類、具有不同速度增強了主機與通道操作的并行能力以及各通道之間、同一通道的各設(shè)備之間的并行操作能力；同時也為用戶提供了增減外圍設(shè)備的靈活性目錄8.5.1通道的功能1.

通道的功能(1)通道的結(jié)構(gòu)典型的具有通道的計算機系統(tǒng)的結(jié)構(gòu)——具有兩種類型總線邏輯結(jié)構(gòu)上，I/O系統(tǒng)一般具有四級連接：CPU與存儲器?通道?I/O模塊?外圍設(shè)備；通道與I/O模塊間采用統(tǒng)一的標準接口CPU啟動通道后，通道自動去內(nèi)存取通道指令并執(zhí)行，直到數(shù)據(jù)交換結(jié)束向CPU發(fā)出中斷請求，進行通道結(jié)束處理工作MMU——通道與CPU同時要求訪存時，通道優(yōu)先權(quán)高于CPU；多個通道有訪存請求時，選擇通道優(yōu)先權(quán)高于多路通道(2)通道的基本功能——執(zhí)行通道指令，組織外圍設(shè)備和內(nèi)存進行數(shù)據(jù)傳輸，按I/O指令要求啟動外圍設(shè)備，向CPU報告中斷等典型通道結(jié)構(gòu)四級管理：CPU與存儲器—通道—I/O模塊—外圍設(shè)備通道的具體任務(wù)：(1)接受CPU的I/O指令，按要求與指定的外圍設(shè)備進行通信(2)從存儲器選取屬于該通道程序的通道指令，經(jīng)譯碼后向I/O控制器模塊發(fā)送各種命令(3)組織外圍設(shè)備和存儲器之間進行數(shù)據(jù)傳送，并根據(jù)需要提供數(shù)據(jù)緩存的空間，以及數(shù)據(jù)存入內(nèi)存的地址和傳送的數(shù)據(jù)量(4)從外圍設(shè)備得到設(shè)備的狀態(tài)信息，形成并保存通道本身的狀態(tài)信息，根據(jù)要求將這些狀態(tài)信息送到存儲器的指定單元，供CPU使用(5)將外設(shè)的和通道本身的中斷請求，按次序及時報告CPU2.CPU對通道的管理——通過執(zhí)行I/O指令以及處理來自通道的中斷來實現(xiàn)兩種來自通道的中斷——數(shù)據(jù)傳送結(jié)束中斷；故障中斷管態(tài)：CPU運行操作系統(tǒng)的管理程序的狀態(tài)目態(tài)：CPU執(zhí)行目的程序時的狀態(tài)大型計算機的I/O指令都是管態(tài)指令3.通道對設(shè)備控制器的管理——通道指令、通道狀態(tài)字I/O模塊是通道對I/O設(shè)備實現(xiàn)傳輸控制的執(zhí)行機構(gòu)I/O模塊的具體任務(wù)：

(1)從通道接受通道指令，控制外圍設(shè)備完成所要求的操作(2)向通道反映外圍設(shè)備的狀態(tài)(3)將各種外圍設(shè)備的不同信號轉(zhuǎn)換成通道能識別的標準信號1．在用戶程序中使用訪管指令進入管理程序，由CPU通過管理程序組織一個通道程序，并啟動通道2．通道處理機執(zhí)行CPU為它組織的通道程序．完成指定的數(shù)據(jù)輸入輸出工作3．通道程序結(jié)束后向CPU發(fā)中斷請求。CPU響應(yīng)這個中斷請求后，第二次進入操作系統(tǒng)，調(diào)用管理程序?qū)斎胼敵鲋袛嗾埱筮M行處理主要過程分為三步進行：1.

選擇通道(又稱高速通道)——物理上可連接多個設(shè)備，但這些設(shè)備不能同時工作主要用于連接高速外圍設(shè)備，以成組方式高速傳輸特點：數(shù)據(jù)傳輸率很高，可達到1.5MB/s；但這類設(shè)備的輔助操作時間很長，因此整個通道的利用率不是很高2.多路通道(又稱多路轉(zhuǎn)換通道)——同一時間能處理多個I/O設(shè)備的數(shù)據(jù)傳輸，分為數(shù)組多路通道和字節(jié)多路通道(1)數(shù)組多路通道——是對選擇通道的改進

基本思想：某設(shè)備進行數(shù)據(jù)傳送時，通道只為該設(shè)備服務(wù)；設(shè)備在執(zhí)行尋址等控制性動作時，通道的處理方法在物理上和邏輯上可連接多個設(shè)備(高速設(shè)備)優(yōu)點：既有選擇通道的高速性，又充分利用了控制性操作的時間間隔為其他設(shè)備服務(wù)，充分提高了通道的效率8.5.2通道的類型——選擇通道、多路通道(2)字節(jié)多路通道——主要用于連接大量的低速設(shè)備，通道在傳送兩個字節(jié)之間有很多空閑時間，通道利用這個空閑時間為其他設(shè)備服務(wù)字節(jié)多路通道和數(shù)組多路通道的比較相同點：都是多路通道，在一段時間內(nèi)能交替執(zhí)行多個設(shè)備的通道程序，使這些設(shè)備同時工作不同之處：(1)數(shù)組多路通道允許多個設(shè)備同時工作，但只允許一個設(shè)備進行傳輸型操作，其他設(shè)備進行控制型操作；而字節(jié)多路通道允許多個設(shè)備同時進行傳輸型操作(2)數(shù)組多路通道與設(shè)備之間數(shù)據(jù)傳送的基本單位是數(shù)據(jù)塊；而字節(jié)多路通道與各設(shè)備之間的數(shù)據(jù)傳送以字節(jié)為單位交替進行在IBM系統(tǒng)中常常用到子通道的概念。子通道是指實現(xiàn)每個通道程序所對應(yīng)的硬設(shè)備。選擇通道在物理上可以連接多個設(shè)備，但在一段時間內(nèi)只能執(zhí)行一個設(shè)備的通道程序，也就是說在邏輯上只能連接一個設(shè)備，所以它只包含一個子通道。數(shù)組多路通道和字節(jié)多路通道不僅在物理上可以連接多個設(shè)備，而且在一段時間內(nèi)能交替執(zhí)行多個設(shè)備的通道程序，換句話說在邏輯上可以連接多個設(shè)備，所以它們包含有若干個子通道。注意，一個子通道可以連接多個設(shè)備，但子通道數(shù)并不等于物理上可連接的設(shè)備數(shù)，而是該通道中能同時工作的設(shè)備數(shù)通道結(jié)構(gòu)的進一步發(fā)展，出現(xiàn)了兩種計算機I/O系統(tǒng)結(jié)構(gòu)：1.輸入輸出處理器(IOP)：是通道結(jié)構(gòu)的I/O處理器，可以和CPU并行工作，提供高速的DMA處理能力，實現(xiàn)數(shù)據(jù)的高速傳送；但是它不是獨立于CPU工作的，而是主機的一個部件；有些IOP還提供數(shù)據(jù)的變換、搜索以及字裝配/拆卸能力；該方式可應(yīng)用于服務(wù)器及微型計算機中2.外圍處理機(PPU)：基本上獨立于主機工作，有自己的指令系統(tǒng)，可完成算術(shù)/邏輯運算、讀/寫主存儲器、與外設(shè)交換信息等；有的外圍處理機就選用已有的通用機；一般應(yīng)用于大型高效率的計算機系統(tǒng)中8.5.3通道結(jié)構(gòu)的發(fā)展通道方式與DMA方式的比較相同點——從CPU處接管了外設(shè)與內(nèi)存交換數(shù)據(jù)過程的控制權(quán)，使外設(shè)能與主機并行工作主要的不同點(1).DMA與通道的實現(xiàn)方法不同DMA完全采用硬件控制數(shù)據(jù)交換，速度較快；而通道采用軟硬件結(jié)合的方法，通過執(zhí)行通道程序控制數(shù)據(jù)交換的過程(2).DMA與通道的功能不同通道比DMA的功能更強；CPU在DMA中的開銷較大，通道控制則接管了相關(guān)工作，減輕了CPU的負擔(3).DMA與通道所控制的外設(shè)類型不同DMA只能控制速度較快、類型單一的外設(shè)；而通道支持多種本章小結(jié)8.6通用I/O標準接口(不講)8.6.1并行I/O標準接口SCSI(SmallComputerSystemInterface)

SCSI是小型計算機系統(tǒng)接口的簡稱，其設(shè)計思想來源于IBM大型機系統(tǒng)的I/O通道結(jié)構(gòu)，目的是使CPU擺脫對各種設(shè)備的繁雜控制。它是一個高速智能接口，可以混接各種磁盤、光盤、磁帶機、打印機、掃描儀、條碼閱讀器以及通信設(shè)備。它首先應(yīng)用于Macintosh和Sun平臺上，后來發(fā)展到工作站、網(wǎng)絡(luò)服務(wù)器和pentium系統(tǒng)中，并成為ANSI(美國國家標準局)標準SCSI有如下性能特點：(1)SCSI接口總線由8條數(shù)據(jù)線、一條奇偶校驗線、9條控制線組成。使用50芯電纜，規(guī)定了兩種電氣條件：單端驅(qū)動，電纜長6m；差分驅(qū)動，電纜最長25m(2)總線時鐘頻率為5MHz，異步方式數(shù)據(jù)傳輸率是2.5MB/s，同步方式數(shù)據(jù)傳輸率是5MB/s目錄(3)SCSI接口總線以菊花鏈形式最多可連接8臺設(shè)備。在pentium中通常是：由一個主適配器HBA與最多7臺外圍設(shè)備相接，HBA也算作一個SCSI設(shè)備，由HBA經(jīng)系統(tǒng)總線(如PCI)與CPU相連，請參見CAI演示(4)每個SCSI設(shè)備有自己的唯一設(shè)備號ID0—7。ID=7的設(shè)備具有最高優(yōu)先權(quán)，ID=0的設(shè)備優(yōu)先權(quán)最低。SCSI采用分布式總線仲裁策略。在仲裁階段，競爭的設(shè)備以自己的設(shè)備號驅(qū)動數(shù)據(jù)線中相應(yīng)的位線(如ID=7的設(shè)備驅(qū)動DB7線)，并與數(shù)據(jù)線上的值進行比較。因此仲裁邏輯比較簡單，而且在SCSI的總線選擇階段，啟動設(shè)備和目標設(shè)備的設(shè)備號能同時出現(xiàn)在數(shù)據(jù)線上(5)所謂SCSI設(shè)備是指連接在SCSI總線上的智能設(shè)備，即除主適配器HBA外，其他SCSI設(shè)備實際是外圍設(shè)備的適配器或控制器。每個適配器或控制器通過各自的設(shè)備級I/O線可連接一臺或幾臺同類型的外圍設(shè)備(如一個SCSI磁盤控制器接2臺硬盤驅(qū)動器)。標準允許每個SCSI設(shè)備最多有8個邏輯單元，每個邏輯單元可以是物理設(shè)備也可以是虛擬設(shè)備。每個邏輯單元有一個邏輯單元號(LUN0—LUN7)(6)由于SCSI設(shè)備是智能設(shè)備，對SCSI總線以至主機屏蔽了實際外設(shè)的固有物理屬性(如磁盤柱面數(shù)、磁頭數(shù)等參數(shù))，各SCSI設(shè)備之間就可用一套標準的命令進行數(shù)據(jù)傳送，也為設(shè)備的升級或系統(tǒng)的系列化提供了靈活的處理手段(7)SCSI設(shè)備之間是一種對等關(guān)系，而不是主從關(guān)系。SCSI設(shè)備分為啟動設(shè)備(發(fā)命令的設(shè)備)和目標設(shè)備(接受并響應(yīng)命令的設(shè)備)。但啟動設(shè)備和目標設(shè)備是依當時總線運行狀態(tài)來劃分的，而不是預(yù)先規(guī)定的總之，SCSI是系統(tǒng)級接口，是處于主適配器和智能設(shè)備控制器之間的并行I/O接口。一塊主適配器可以接7臺具有SCSI接口的設(shè)備，這些設(shè)備可以是類型完全不同的設(shè)備，主適配器卻只占主機的一個槽口。這對于緩解計算機掛接外設(shè)的數(shù)量和類型越來越多、主機槽口日益緊張的狀況很有吸引力為提高數(shù)據(jù)傳輸率和改善接口的兼容性，90年代又陸續(xù)推出了SCSI-2和SCSI-3標準。SCSI-2擴充了SCSI的命令集，通過提高時鐘速率和數(shù)據(jù)線寬度，最高數(shù)據(jù)傳輸率可達40MB/s，采用68芯電纜，且對電纜采用有源終端器。SCSI-3標準允許SCSI總線上連接的設(shè)備由8提高到16，可支持16位數(shù)據(jù)傳輸。另一個變化是發(fā)展串行SCSI，使串行數(shù)據(jù)傳輸率達到640Mb/s(電纜)或1Gb/s(光纖)，從而使串行SCSI成為IEEE1394標準的基礎(chǔ)1.

1394性能特點IEEE1394串行接口與SCSI等并行接口相比,有如下三個顯著特點：(1)數(shù)據(jù)傳送的高速性

1394的數(shù)據(jù)傳輸率分為100Mb/s、200Mb/s、400Mb/s三檔。而SCSI-2也只有40MB/s(相當于320Mb/s)。這樣的高速特性特別適合于新型高速硬盤及多媒體數(shù)據(jù)傳送。1394之所以達到高速，一是串行傳送比并行傳送容易提高數(shù)據(jù)傳送時鐘速率；二是采用了DS-Link編碼技術(shù)，把時鐘信號的變化轉(zhuǎn)變?yōu)檫x通信號的變化，即使在高的時鐘速率下也不易引起信號失真(2)數(shù)據(jù)傳送的實時性

實時性可保證圖像和聲音不會出現(xiàn)時斷時續(xù)的現(xiàn)象，因此對多媒體數(shù)據(jù)傳送特別重要。1394之所以做到實時性，原因有二：一是它除了異步傳送外，還提供了一種等步傳送方式，數(shù)據(jù)以一系列的固定長度的包規(guī)整間隔地連續(xù)發(fā)送，端到端既有最大延時限制而又有最小延時限制；二是總線仲裁除優(yōu)先權(quán)仲裁之外，還有均等仲栽和緊急仲栽方式8.6.2串型I/O標準接口IEEE1394

(3)體積小易安裝，連接方便

1394使用6芯電纜，直徑約為6mm，插座也小。而SCSI使用50芯或68芯電纜，插座體積也大。在當前個人機要連接的設(shè)備越來越多、主機箱的體積越顯窄小情況下，電纜細、插座小的1394是很有吸引力的，尤其對筆記本電腦一類機器。1394的電纜不需要與電纜阻抗匹配的終端，而且電纜上的設(shè)備隨時可從插座重拔出或插入，即具有熱插入能力。這對用戶安裝和使用1394設(shè)備很有利2.1394配置結(jié)構(gòu)

1394采用菊花鏈式配置，也允許樹形結(jié)構(gòu)配置。事實上，菊花鏈結(jié)構(gòu)是樹型結(jié)構(gòu)的一種特殊情況

1394接口也需要一個主適配器和系統(tǒng)總線相連。這個主適配器的功能邏輯在高檔的pentium機中集成在主板的核心芯片組的PCI總線到ISA總線的橋芯片中。機箱的背面只看到主適配器的外接端口插座我們將主適配器及其端口稱為主端口。主端口是1394接口樹形配置結(jié)構(gòu)的根節(jié)點。一個主端口最多可連接63臺設(shè)備，這些設(shè)備稱為節(jié)點，它們構(gòu)成親子關(guān)系。兩個相鄰節(jié)點之間的電纜最長為4.5m，但兩個節(jié)點之間進行通信時中間最多可經(jīng)過15個節(jié)點的轉(zhuǎn)接再驅(qū)動，因此通信的最大距離是72m。電纜不需要終端器IEEE1394配置的實例見CAI演示。

其中右側(cè)是線性鏈接方式，左側(cè)是親子層次鏈接方式。整體是一個樹形結(jié)構(gòu)

1394采用集中式總線仲裁方式。中央仲裁邏輯在主端口內(nèi)，并以先到先服務(wù)方法來處理節(jié)點提出的總線訪問請求。在n個節(jié)點同時提出使用總線請求時，按照優(yōu)先權(quán)進行仲裁。最靠根節(jié)點的競爭節(jié)點有高的優(yōu)先權(quán)；同樣靠近根節(jié)點的競爭節(jié)點，其設(shè)備標識號ID大的有更高優(yōu)先權(quán)。1394具有PnP功能，設(shè)備標識號是系統(tǒng)自動指定的，而不是用戶設(shè)定的為了保證總線設(shè)備的對等性和數(shù)據(jù)傳送的實時性，1394的總線仲裁增加了均等仲裁和緊急仲裁功能均等仲裁是將總線時間分成均等的間隔，當間隔期間開始時，競爭的每個節(jié)點置位自己的仲裁允許標志，在間隔期內(nèi)各節(jié)點可競爭總線的使用權(quán)。一旦某節(jié)點獲得總線訪問權(quán)，則它的仲裁允許標志被復(fù)位，在此期間它不能再去競爭總線，以此來防止具有高優(yōu)先權(quán)的忙設(shè)備獨占總線緊急仲裁指對某些高優(yōu)先權(quán)的節(jié)點可為其指派緊急優(yōu)先權(quán)具有緊急優(yōu)先權(quán)的節(jié)點可在一個間隔期內(nèi)多次獲得總線控制權(quán)，允許它控制75%的總線可用時間3.1394協(xié)議集1394的一個重要特色是：它規(guī)范了一個三層協(xié)議集，將串行總線與各外圍設(shè)備的交互動作標準化下圖為IEEE1394協(xié)議集：(1)業(yè)務(wù)層定義了一個完整的請求響應(yīng)協(xié)議實現(xiàn)總線傳輸，包括讀操作、寫操作和鎖定操作(2)鏈路層可為應(yīng)用程序直接提供等步數(shù)據(jù)傳送服務(wù)。它支持異步和等步的包發(fā)送和接收異步包傳送一個可變總量的數(shù)據(jù)及業(yè)務(wù)層的幾個信息字節(jié)作為一個包傳送到顯式地址的目標方，并要求返回一個認可包等步包傳送一個可變總量的數(shù)據(jù)以一串固定大小的包按照規(guī)整間隔來發(fā)送，使用簡化尋址方式，不要求目標方認可子動作

1394完成一個包的遞交過程(3)物理層將鏈路層的邏輯信號根據(jù)不同的串行總線介質(zhì)轉(zhuǎn)換成相應(yīng)的電信號，也為串行總線的接口定義了電氣和機械特性。實際上，1394串行接口的物理拓撲結(jié)構(gòu)分成“底板環(huán)境”和“電氣環(huán)境”兩部分。總線規(guī)范并未要求特別的環(huán)境設(shè)定。所有節(jié)點可嚴格限定在單一底板上，也可直接連在電纜上(4)串行總線管理它提供總線節(jié)點所需的標準控制、狀態(tài)寄存器服務(wù)和基本控制功能1.I/O系統(tǒng)設(shè)計要考慮的主要規(guī)范：時延約束和帶寬約束時延約束：確保一次操作的I/O延遲時間被限制在某個時間范圍內(nèi)帶寬約束：給定一個工作負載，設(shè)計一個滿足一組帶寬約束的I/O系統(tǒng)；或者給定一個部分配置好的I/O系統(tǒng)，要求設(shè)計者平衡系統(tǒng)，以維持該系統(tǒng)預(yù)配置部分規(guī)定的可能達到的最大帶寬2.設(shè)計一個系統(tǒng)的一般方法(1)找出I/O系統(tǒng)中效率最低的連接，它是I/O路徑中約束設(shè)計的部件(2)配置這個部件，以保持所需帶寬(3)研究系統(tǒng)中其他部分的需求，配置它們以支持這個帶寬8.6.3

I/O系統(tǒng)設(shè)計

【例5】考慮如下的計算機系統(tǒng)：(1)CPU每秒支持30億條指令，在操作系統(tǒng)中每次I/O中平均運行100000條指令(2)內(nèi)存底板總線傳輸速度可達1000MB/s(3)SCSIUltra320型控制器有320MB/s