《微型計(jì)算機(jī)技術(shù)》-學(xué)習(xí)輔導(dǎo)

《微型計(jì)算機(jī)技術(shù)》學(xué)習(xí)輔導(dǎo)劉明華中師范大學(xué)計(jì)算機(jī)科學(xué)系21教學(xué)目的

隨著微型計(jì)算機(jī)在各行各業(yè)中應(yīng)用的不斷擴(kuò)大，包括單片機(jī)在內(nèi)的微型計(jì)算機(jī)的應(yīng)用已隨處可見(jiàn)，理工科學(xué)生有必要了解掌握該領(lǐng)域的理論知識(shí)及專(zhuān)業(yè)技術(shù),《微型計(jì)算機(jī)技術(shù)》是計(jì)算機(jī)科學(xué)與技術(shù)專(zhuān)業(yè)重要的專(zhuān)業(yè)課程。本課程系統(tǒng)地介紹微型計(jì)算機(jī)系統(tǒng)的基本組織結(jié)構(gòu)及基本工作原理，微型計(jì)算機(jī)接口原理及應(yīng)用技術(shù)。重點(diǎn)闡述微處理器與外界連接技術(shù)，包括硬件接口電路的設(shè)計(jì)和相關(guān)應(yīng)用軟件的設(shè)計(jì)。

32教學(xué)要求

本課程要求學(xué)生理解和掌握微型計(jì)算機(jī)的基本概念、基本理論和基本方法，通過(guò)本課程的學(xué)習(xí)，使學(xué)生了解微型計(jì)算機(jī)系統(tǒng)的特點(diǎn)、工作原理和組織結(jié)構(gòu)，掌握微型計(jì)算機(jī)接口技術(shù)的基本原理和方法，具有分析和設(shè)計(jì)接口的能力，為開(kāi)發(fā)和應(yīng)用微型計(jì)算機(jī)系統(tǒng)打下良好的理論和實(shí)踐基礎(chǔ)。

42具體要求1

微型計(jì)算機(jī)系統(tǒng)的組織結(jié)構(gòu)及工作原理： 微處理器芯片、微型計(jì)算機(jī)、微型計(jì)算機(jī)系統(tǒng)的基本組織結(jié)構(gòu)和基本工作原理；52具體要求2

微型計(jì)算機(jī)接口原理及應(yīng)用技術(shù)： 接口的基本概念；定時(shí)計(jì)數(shù)器、并行接口、串行接口、中斷控制器、DMA控制器、A/D和D/A轉(zhuǎn)換器接口等接口電路的工作原理、硬件設(shè)計(jì)及軟件驅(qū)動(dòng)程序的編程方法；I/O端口地址譯碼電路設(shè)計(jì)。62具體要求3

微型計(jì)算機(jī)技術(shù)現(xiàn)狀與發(fā)展趨勢(shì)： 嵌入式系統(tǒng)、軟硬件協(xié)同設(shè)計(jì)（Software/HardwareCo-Design）、系統(tǒng)芯片（SystemonChip，SOC）、具有知識(shí)產(chǎn)權(quán)的內(nèi)核(IntellectualPropertyCore,IP核)等技術(shù)

72與其它課程的關(guān)系

計(jì)算機(jī)組成原理、計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)和微型計(jì)算機(jī)技術(shù)是計(jì)算機(jī)科學(xué)與技術(shù)專(zhuān)業(yè)的核心課程。 但三門(mén)課程內(nèi)容陳舊且彼此交叉重復(fù)，為此1997年教育部邀請(qǐng)國(guó)內(nèi)資深教授、參照國(guó)外同類(lèi)權(quán)威教材，組織確定該系列教材的內(nèi)容劃分和所屬重點(diǎn)。82各課程的重點(diǎn)

計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)：重點(diǎn)論述計(jì)算機(jī)系統(tǒng)的各種基本結(jié)構(gòu)、設(shè)計(jì)技術(shù)和性能定量分析方法；計(jì)算機(jī)組成原理：側(cè)重討論計(jì)算機(jī)基本部件的構(gòu)成和組成方式，基本運(yùn)算的操作原理和單元的設(shè)計(jì)思想、操作方式及其實(shí)現(xiàn)；微型計(jì)算機(jī)技術(shù)：突出應(yīng)用，詳細(xì)講述微處理器芯片、計(jì)算機(jī)主板、接口技術(shù)和應(yīng)用編程方法。92教材與教學(xué)參考書(shū)

教材：《微型計(jì)算機(jī)技術(shù)》，孫德文，高等教育出版社，2001.1。參考書(shū)：

1．《微型計(jì)算機(jī)接口技術(shù)及其應(yīng)用》，劉樂(lè)善等，華中科技大學(xué)出版社，2000.1。

2．《微型計(jì)算機(jī)原理及應(yīng)用》，周明德，清華大學(xué)出版社。2000.2。第一章微型計(jì)算機(jī)概論11本章重點(diǎn)與難點(diǎn)內(nèi)容

本章主要介紹有關(guān)微型計(jì)算機(jī)系統(tǒng)的基本概念，包括微處理器、微型計(jì)算機(jī)和微型計(jì)算機(jī)系統(tǒng)的定義，微型計(jì)算機(jī)的發(fā)展概況，微型計(jì)算機(jī)的特點(diǎn)和應(yīng)用，以及微型計(jì)算機(jī)的分類(lèi)，并在此基礎(chǔ)上從三個(gè)層面上引出微機(jī)系統(tǒng)總線結(jié)構(gòu)的概念。重點(diǎn)了解微型計(jì)算機(jī)系統(tǒng)各組成部件的功能和相互關(guān)系，理解微型計(jì)算機(jī)系統(tǒng)的總線結(jié)構(gòu)的特點(diǎn)，以及對(duì)于微處理器、微型計(jì)算機(jī)和微型計(jì)算機(jī)系統(tǒng)，如何采用總線結(jié)構(gòu)框架連接各部分組件而構(gòu)成一個(gè)整體。

12§1關(guān)于微型計(jì)算機(jī)的簡(jiǎn)單介紹

首先介紹微處理器、微型計(jì)算機(jī)和微型計(jì)算機(jī)系統(tǒng)的定義以及三者之間的關(guān)系。對(duì)于微處理器的發(fā)展概況，應(yīng)結(jié)合微電子學(xué)的發(fā)展來(lái)了解微處理器芯片技術(shù)，以及所遵循的摩爾定律，即芯片的容量每18-24個(gè)月增加一倍。13術(shù)語(yǔ)

運(yùn)算器 微處理器控制器 寄存器微型計(jì)算機(jī)內(nèi)存儲(chǔ)器 硬件 輸入/輸出接口 輸入/輸出設(shè)備及外存儲(chǔ)器 微型計(jì)算機(jī)系統(tǒng) 電源、面板、機(jī)架等

軟件系統(tǒng)軟件 應(yīng)用軟件

14微型計(jì)算機(jī)系統(tǒng)基本構(gòu)成15微處理器中央處理器（CPU）運(yùn)算器完成算術(shù)/邏輯運(yùn)算控制器操作控制寄存器組存放參加運(yùn)算的數(shù)據(jù)、中間結(jié)果、地址等16微型計(jì)算機(jī)的發(fā)展摩爾定律第N代微處理器17摩爾定律芯片的容量每18-24個(gè)月增加一倍18微處理器的發(fā)展4004(2300/50μm)/80088080/8085、8086/808880286/80386/80486Pentium/PentiumPro/PentiumⅡPentiumⅢ/PentiumⅣ(4200萬(wàn)/0.13μm)集成電路技術(shù)的發(fā)展是基礎(chǔ)高性能、低能耗、高速度、低成本19Intel400420Intel808821IntelPentium22IntelPentiumⅡ23主頻為3.2G的Intel處理器處理器核心：Prescott和Northwood24§1關(guān)于微型計(jì)算機(jī)的簡(jiǎn)單介紹

微型計(jì)算機(jī)系統(tǒng)的發(fā)展經(jīng)歷了四個(gè)階段：電子管計(jì)算機(jī)(1946)、晶體管計(jì)算機(jī)(1958)、集成電路計(jì)算機(jī)(1965)、大規(guī)模集成電路計(jì)算機(jī)(1970)。 微型計(jì)算機(jī)系統(tǒng)往兩個(gè)方向發(fā)展，一是越來(lái)越大：小→中→大→巨，二是越來(lái)越?。何⑿陀?jì)算機(jī)。25電子計(jì)算機(jī)的發(fā)展電子管計(jì)算機(jī)(1946)晶體管計(jì)算機(jī)(1958)集成電路計(jì)算機(jī)(1965)大規(guī)模集成電路計(jì)算機(jī)(1970)越來(lái)越大:小→中→大→巨型機(jī)越來(lái)越小:微型計(jì)算機(jī)(PC、單片機(jī)、單板機(jī))…...26電子計(jì)算機(jī)的發(fā)展——ENIAC第一臺(tái)電子計(jì)算機(jī)（通用可編程序）18800電子管30噸150平方米150kw5000次/秒27電子計(jì)算機(jī)的發(fā)展——ENIAC28電子計(jì)算機(jī)的發(fā)展——ENIAC29電子計(jì)算機(jī)的發(fā)展——ENIAC30§1關(guān)于微型計(jì)算機(jī)的簡(jiǎn)單介紹

在學(xué)習(xí)微型計(jì)算機(jī)系統(tǒng)基本構(gòu)成之后，按照組裝形式和系統(tǒng)規(guī)模，可以把微型計(jì)算機(jī)劃分為單片機(jī)、單板機(jī)和個(gè)人計(jì)算機(jī)。其中單片機(jī)是將CPU、部分存儲(chǔ)器、部分I/O接口集成在一個(gè)芯片上，單板機(jī)是將CPU、存儲(chǔ)器、I/O接口及部分I/O設(shè)備安裝在一個(gè)印刷線路板上。

31單片機(jī)將CPU、部分存儲(chǔ)器、部分I/O接口集成在一個(gè)芯片上32單板機(jī)將CPU、存儲(chǔ)器、I/O接口及部分I/O設(shè)備安裝在一個(gè)印刷線路板上33研華工控主板：SOM--2353

CPU:NSGeodeGX1-300

芯片組:NSCS5530A

內(nèi)存:在板64MBSDRAM

VGA:支持VGA和VESA,最大可達(dá) 1280x1024和1024x768

LCD接口:18位LCD信號(hào)輸出

網(wǎng)口:10/100Mbps

Audio:AC97

尺寸:68mmx100mm

功耗＜5V@1.6A34EmbeddedSolutionOS為WinCE，并可支持ROM、LCD、觸摸屏、COM等所有硬件的功能1個(gè)COM，1個(gè)CFC(64M/128M)、1個(gè)USB、1個(gè)鍵盤(pán)、1個(gè)鼠標(biāo)接口、1個(gè)PCMCIA接口、一個(gè)Audio、一個(gè)LCD在SOM-2353的基礎(chǔ)上，開(kāi)發(fā)一底板:35§2微型計(jì)算機(jī)系統(tǒng)的總線結(jié)構(gòu)

分別在微處理器、微型計(jì)算機(jī)和微型計(jì)算機(jī)系統(tǒng)三個(gè)層面上介紹微處理器的典型結(jié)構(gòu)、微型計(jì)算機(jī)的基本結(jié)構(gòu)，以及用元件級(jí)總線、板卡總線和通信總線構(gòu)成微機(jī)系統(tǒng)。

36三個(gè)層面上的典型結(jié)構(gòu)37總線在計(jì)算機(jī)中，各個(gè)部件之間傳送信息的公共連線稱(chēng)為總線。內(nèi)部總線元件級(jí)總線板卡總線/局部總線38地址總線（AddressBus）CPU用來(lái)向存儲(chǔ)器或I/O端口傳送地址單向（CPU發(fā)出）位數(shù)(n)決定了CPU可直接尋址的內(nèi)存容量(2n)39數(shù)據(jù)總線（DataBus）CPU與存儲(chǔ)器及外設(shè)交換數(shù)據(jù)的通路雙向、三態(tài)位數(shù)與微處理器的位數(shù)相同40控制總線（ControlBus）用來(lái)傳輸控制信號(hào)由兩種方向的單向控制信號(hào)組成第二章

80X86微處理器的結(jié)構(gòu)

42本章重點(diǎn)與難點(diǎn)內(nèi)容

微處理器是微型計(jì)算機(jī)系統(tǒng)的控制核心。本章主要內(nèi)容是介紹80X86系列微處理器（從8086到PentiumⅢ）的結(jié)構(gòu)特點(diǎn)，詳細(xì)討論80X86微處理器的編程結(jié)構(gòu)、引腳信號(hào)功能及總線時(shí)序。重點(diǎn)學(xué)習(xí)8086CPU的內(nèi)部結(jié)構(gòu)、8086CPU的引腳信號(hào)及其功能、8086的存儲(chǔ)器組織、8086的系統(tǒng)配置以及8086CPU的時(shí)序，特別是8086CPU的一些控制信號(hào)的功能應(yīng)深刻理解和熟練掌握。43本章重點(diǎn)與難點(diǎn)內(nèi)容

本章難點(diǎn)是8086系統(tǒng)工作在最小方式下的配置以及總線時(shí)序，要求能夠畫(huà)出8086系統(tǒng)最小方式的配置框圖，分析各部件功能以及8086系統(tǒng)工作總線時(shí)序。

44§1從8086到Pentium

Ⅲ

8086微處理器內(nèi)部結(jié)構(gòu)包括BIU（總線接口單元）和EU（執(zhí)行單元）部件?？偩€接口單元由段寄存器（CS、DS、SS、ES）、指令指針寄存器(IP)、地址加法器、內(nèi)部寄存器、指令隊(duì)列緩沖器及I/O控制邏輯等部分組成。它是CPU與外部(存儲(chǔ)器、I/O)的接口，提供總線信號(hào)并完成所有總線操作，例如地址形成(邏輯地址→物理地址)、取指令(CS：IP)、指令排隊(duì)以及讀/寫(xiě)操作數(shù)等功能。

45§1從8086到Pentium

Ⅲ

執(zhí)行單元部件由通用寄存器組、專(zhuān)用寄存器組、算術(shù)邏輯運(yùn)算單元（ALU）、標(biāo)志寄存器（FR）和內(nèi)部控制邏輯組成，負(fù)責(zé)全部指令的譯碼和執(zhí)行、

向BIU提供數(shù)據(jù)和地址、管理內(nèi)部寄存器及標(biāo)志寄存器(PSW)等。應(yīng)理解EU和BIU的操作關(guān)系和指令流水。

簡(jiǎn)單了解80286、80386、80486、Pentium系列各類(lèi)微處理器的結(jié)構(gòu)特點(diǎn)以及相互之間的關(guān)系。

468086CPUIntel，1978年，16位29000個(gè)晶體管，3μm40pin，雙直列封裝5MHz/8MHz/10MHz478086CPU結(jié)構(gòu)圖488086CPU內(nèi)部結(jié)構(gòu)總線接口單元BIU

由段寄存器（CS、DS、SS、ES）、指令指針寄存器(IP）、地址加法器、內(nèi)部寄存器、指令隊(duì)列緩沖器及I/O控制邏輯等部分組成。

執(zhí)行單元部件EU

由通用寄存器組、專(zhuān)用寄存器組、算術(shù)邏輯運(yùn)算單元（ALU）、標(biāo)志寄存器（FR）和內(nèi)部控制邏輯組成。49總線接口部件BIUCPU與外部(存儲(chǔ)器、I/O)的接口提供總線信號(hào)完成所有總線操作功能地址形成(邏輯地址→物理地址)取指令(CS:IP)、指令排隊(duì)讀/寫(xiě)操作數(shù)總線控制50指令執(zhí)行部件EU負(fù)責(zé)全部指令的譯碼和執(zhí)行向BIU提供數(shù)據(jù)和地址管理寄存器及標(biāo)志51§280X86微處理器的編程結(jié)構(gòu)

80X86微處理器的寄存器組主要包括基本結(jié)構(gòu)寄存器、系統(tǒng)級(jí)寄存器、調(diào)試和測(cè)試寄存器以及浮點(diǎn)寄存器。8086微處理器有14個(gè)基本結(jié)構(gòu)寄存器，按其用途可分為8個(gè)通用寄存器（AX、BX、CX、DX、SP、BP、SI、DI）、2個(gè)專(zhuān)用寄存器（IP、Flags）和4個(gè)段寄存器（CS、DS、SS、ES）3類(lèi)。對(duì)于80286、80386、80486、Pentium系列各類(lèi)微處理器的系統(tǒng)級(jí)寄存器、調(diào)試和測(cè)試寄存器以及浮點(diǎn)寄存器可作一般性了解。

52內(nèi)部寄存器結(jié)構(gòu)53標(biāo)志寄存器(PSW)54§380X86微處理器的引腳功能

對(duì)于80X86微處理器的引腳功能，本節(jié)詳細(xì)描述8086/8088引腳功能，介紹時(shí)鐘發(fā)生、總線鎖存、總線緩沖和總線收發(fā)等概念。通過(guò)對(duì)8086/8088的引腳按功能劃分（地址總線、數(shù)據(jù)總線、控制總線及時(shí)鐘與電源等其它）來(lái)學(xué)習(xí)，重點(diǎn)掌握時(shí)分復(fù)用技術(shù)在8086/8088引腳中的應(yīng)用、8088與8086的差異、8086CPU常用控制信號(hào)的引腳功能以及8086系統(tǒng)配置工作方式（最小方式與最大方式）的區(qū)別。在此基礎(chǔ)上也簡(jiǎn)要描述32位微處理器（80386、80486、Pentium）的引腳功能。558086CPU的引腳兩種模式(MN/MX)最小模式單CPU系統(tǒng)最大模式多CPU系統(tǒng)協(xié)處理器系統(tǒng)568086CPU的引腳四類(lèi)引腳地址總線:20位地址線數(shù)據(jù)總線:16位數(shù)據(jù)線控制總線:讀/寫(xiě)/...其他:電源/時(shí)鐘/...578086CPU的引腳——數(shù)據(jù)/地址數(shù)據(jù)/地址引腳AD15~AD0數(shù)據(jù)/地址復(fù)用,地址需鎖存(T1,ALE)20位內(nèi)存地址的低16位16位I/O地址A19~A16/S6~S3地址/狀態(tài)20位內(nèi)存地址的高4位/運(yùn)行狀態(tài)588086CPU的引腳——控制總線BHE/S7高8位數(shù)據(jù)允許/狀態(tài)MN/MX最小/最大模式RD讀選通WR寫(xiě)選通ALE地址鎖存允許DEN數(shù)據(jù)允許DT/R數(shù)據(jù)發(fā)送/接收READY準(zhǔn)備就緒598086CPU的引腳——控制總線INTR可屏蔽中斷請(qǐng)求INTA中斷響應(yīng)NMI不可屏蔽中斷請(qǐng)求RESET復(fù)位,FFFF0H開(kāi)始HOLD總線保持請(qǐng)求HLDA總線保持響應(yīng)CLK時(shí)鐘VCC,GND+5V,信號(hào)地608088與8086的差異8088外部8位數(shù)據(jù)總線4字節(jié)指令隊(duì)列IO/M準(zhǔn)十六位CPU8086外部16位數(shù)據(jù)總線6字節(jié)指令隊(duì)列M/IO十六位CPU618086系統(tǒng)配置8086最小模式系統(tǒng)8088最小模式系統(tǒng)628086最小模式系統(tǒng)63地址鎖存828264雙向數(shù)據(jù)總線收發(fā)器82861:→0:←658088最小模式系統(tǒng)66§480X86微處理器的基本時(shí)序

理解8086微處理器的總線時(shí)序，8086執(zhí)行指令涉及三種周期，即時(shí)鐘周期、總線周期和指令周期。首先要掌握這三種周期的區(qū)別與相互之間的聯(lián)系。時(shí)鐘周期T是CPU的時(shí)鐘頻率的倒數(shù)，總線周期是完成一次總線操作所需的時(shí)間，一般包含多個(gè)T(典型4個(gè))，指令周期是執(zhí)行一條指令所需的時(shí)間包含多個(gè)總線周期。67§480X86微處理器的基本時(shí)序

其次要掌握幾種基本總線周期（例如讀操作、寫(xiě)操作、中斷響應(yīng)周期和系統(tǒng)復(fù)位等）的時(shí)序關(guān)系。要求結(jié)合8086微處理器的引腳信號(hào)的功能理解三總線信號(hào)在這些典型的總線周期中出現(xiàn)的時(shí)間關(guān)系，從而為學(xué)習(xí)8086微處理器同內(nèi)存儲(chǔ)器及I/O設(shè)備的接口作準(zhǔn)備。

688086CPU時(shí)序概念指揮:CLK時(shí)鐘周期CPU的時(shí)鐘頻率的倒數(shù),T總線周期完成一次總線操作所需的時(shí)間,多個(gè)T(典型4個(gè))指令周期執(zhí)行一條指令所需的時(shí)間,多個(gè)總線周期69時(shí)鐘周期或狀態(tài)周期8086CPU內(nèi)部的邏輯操作以及與外部存儲(chǔ)器和I/O交換數(shù)據(jù)進(jìn)行的總線操作全部由CPU的時(shí)鐘來(lái)定時(shí)的。

CPU的基本定時(shí)單位稱(chēng)為時(shí)鐘周期或者狀態(tài)周期。假設(shè)8086的主頻為10MHz，一個(gè)時(shí)鐘周期為100ns。70總線周期及其典型示意圖

CPU為了讀取指令或傳送數(shù)據(jù)，需要通過(guò)總線接口部件BIU與存儲(chǔ)器或I/O接口進(jìn)行信息交互，執(zhí)行對(duì)總線的操作。進(jìn)行一次數(shù)據(jù)傳送的總線操作定義為一個(gè)總線周期。71總線周期(讀操作)72總線周期(寫(xiě)操作)73中斷響應(yīng)周期（INTA）74中斷響應(yīng)周期（INTA）第一個(gè)INTA周期通知外設(shè)接口（或中斷控制器），準(zhǔn)備好中斷類(lèi)型信息第二個(gè)INTA周期放出中斷類(lèi)型號(hào)數(shù)據(jù)CPU從DB獲取中斷類(lèi)型號(hào)第三章

內(nèi)存儲(chǔ)器及其接口

76本章重點(diǎn)與難點(diǎn)內(nèi)容

本章主要討論內(nèi)存儲(chǔ)器及其接口，主要內(nèi)容包括三部分。第一部分介紹三類(lèi)典型的半導(dǎo)體存儲(chǔ)器芯片（SRAM芯片HM6116、DRAM芯片Intel2164和EPROM芯片Intel2732）的結(jié)構(gòu)、工作原理和外特性。在此基礎(chǔ)上，第二部分重點(diǎn)講述半導(dǎo)體存儲(chǔ)器芯片同微處理器接口的基本技術(shù)。77本章重點(diǎn)與難點(diǎn)內(nèi)容

特別是在第三部分介紹16位和32位微機(jī)系統(tǒng)中存儲(chǔ)器接口技術(shù)。要求深刻理解三類(lèi)典型半導(dǎo)體存儲(chǔ)器芯片的外特性和讀寫(xiě)過(guò)程，以及常用譯碼器（如74LS138）的特性和應(yīng)用，重點(diǎn)掌握存儲(chǔ)器接口的基本技術(shù)，難點(diǎn)是16位和32位微機(jī)系統(tǒng)中存儲(chǔ)器接口的技術(shù)特點(diǎn)。78§1半導(dǎo)體存儲(chǔ)器

存儲(chǔ)器是計(jì)算機(jī)系統(tǒng)中重要的組成部分，用于存放計(jì)算機(jī)系統(tǒng)工作時(shí)所用的信息。首先要求掌握存儲(chǔ)系統(tǒng)概念、存儲(chǔ)器系統(tǒng)的體系結(jié)構(gòu)、內(nèi)存儲(chǔ)器中的數(shù)據(jù)組織、存儲(chǔ)器的分類(lèi)及半導(dǎo)體存儲(chǔ)器芯片的主要性能指標(biāo)。對(duì)于三類(lèi)典型半導(dǎo)體存儲(chǔ)器芯片（SRAM芯片HM6116、DRAM芯片Intel2164和EPROM芯片Intel2732）的結(jié)構(gòu)、工作原理和外特性，要求了解各引腳的功能。79存儲(chǔ)器概述計(jì)算機(jī)中用來(lái)存儲(chǔ)程序和數(shù)據(jù)的部件表征計(jì)算機(jī)的記憶能力存儲(chǔ)器多種分類(lèi)80存儲(chǔ)器分類(lèi)存儲(chǔ)器按用途可分為：內(nèi)存儲(chǔ)器（主存）與外存儲(chǔ)器（輔存）存儲(chǔ)器按用途可分為：TTL型（雙極型）與MOS型（單極型）存儲(chǔ)器按存取方式可分為：RAM與ROM81存儲(chǔ)器概述存儲(chǔ)器的引腳特征地址線數(shù)據(jù)線片選輸出允許讀/寫(xiě)控制82半導(dǎo)體存儲(chǔ)器半導(dǎo)體存儲(chǔ)器的主要性能指標(biāo)存儲(chǔ)容量：存取速度：存取時(shí)間、存儲(chǔ)周期可靠性：MTBF功耗性能/價(jià)格比83半導(dǎo)體存儲(chǔ)器RAMSRAM:速度快、集成度低DRAM：速度慢、集成度高ROMMROMPROMEPROMEEPROM84RAM結(jié)構(gòu)、工作原理、典型器件隨機(jī)存取存儲(chǔ)器RAM在正常環(huán)境下可根據(jù)需要進(jìn)行數(shù)據(jù)的讀出和寫(xiě)入易失性存儲(chǔ)器，需要DC的支持SRAM/DRAM85SRAM內(nèi)部結(jié)構(gòu)86SRAM例：SRAM2114（1K×4位）1K個(gè)存儲(chǔ)單元，每單元4位需要10條地址線，4條數(shù)據(jù)線直接與地址、數(shù)據(jù)線相連87DRAM內(nèi)部結(jié)構(gòu)——Intel2164(64K×1)88DRAMIntel2164(64K×1位)行、列地址復(fù)用，只有一半的地址引腳利用RAS、CAS進(jìn)行控制需要刷新（典型為2ms~4ms）可通過(guò)雙路復(fù)用器電路（74LS157）與地址線相連89DRAMS=0：A路S=1：B路90ROM結(jié)構(gòu)、工作原理、典型器件只讀存儲(chǔ)器非易失性存儲(chǔ)器，主要存放不經(jīng)常修改的數(shù)據(jù)、程序等往往以字節(jié)為基本單元91EPROM——2716（2K×8）92§2半導(dǎo)體存儲(chǔ)器接口的基本技術(shù)

首先熟悉典型的3-8譯碼器74LS138，能綜合應(yīng)用各種典型芯片進(jìn)行存儲(chǔ)器系統(tǒng)的設(shè)計(jì)與分析，掌握存儲(chǔ)空間的地址分配和片選技術(shù)，特別注意半導(dǎo)體存儲(chǔ)器芯片同微處理器連接口時(shí)應(yīng)注意的問(wèn)題。93存儲(chǔ)器接口技術(shù)存儲(chǔ)器與CPU的連接數(shù)據(jù)線——根據(jù)單元寬度連接地址線片內(nèi)地址——選擇片內(nèi)的單元片外地址——參與地址譯碼，確定被選中的存儲(chǔ)芯片地址選擇全譯碼、部分譯碼、線選、混合譯碼94存儲(chǔ)器接口技術(shù)全譯碼所有的片外地址均參與譯碼，地址空間無(wú)浪費(fèi)74LS13895存儲(chǔ)器接口技術(shù)部分譯碼部分片外地址參與譯碼線路較簡(jiǎn)單地址有重疊96存儲(chǔ)器接口技術(shù)線選個(gè)別片外地址線直接連至存儲(chǔ)芯片的片選輸入端有大量的地址重疊只適用于小存儲(chǔ)容量需求的場(chǎng)合97存儲(chǔ)器接口技術(shù)存儲(chǔ)器接口中考慮的問(wèn)題時(shí)序配合負(fù)載能力選擇存儲(chǔ)芯片98存儲(chǔ)器與8位系統(tǒng)的連接99§316位和32位系統(tǒng)中內(nèi)存儲(chǔ)器接口

在掌握存儲(chǔ)器擴(kuò)展技術(shù)之后，應(yīng)能理解PC機(jī)中的存儲(chǔ)器組織，特別是16位微機(jī)系統(tǒng)中存儲(chǔ)器接口的技術(shù)特點(diǎn)，包含奇偶分體、8088/8086的存儲(chǔ)器訪問(wèn)操作等。

100存儲(chǔ)器與16位CPU的連接101存儲(chǔ)器與16CPU的連接102存儲(chǔ)器與CPU的連接103存儲(chǔ)器與16位CPU的連接#1~#8，SRAM6116(2K×8)#9~#16,EPROM2732(4K×8)第四章

輸入/輸出

105本章重點(diǎn)與難點(diǎn)內(nèi)容

微處理器同外設(shè)的連接和信息傳遞是微機(jī)系統(tǒng)要解決的最主要的問(wèn)題，本章在介紹輸入輸出的一般問(wèn)題的基礎(chǔ)上，要求著重掌握微機(jī)系統(tǒng)中數(shù)據(jù)傳送的幾種控制方式（程序控制方式、直接存儲(chǔ)器存取方式、I/O通道控制方式），比較各自的優(yōu)點(diǎn)，重點(diǎn)是程序控制的三種方式（無(wú)條件傳送、查詢傳送和中斷傳送）的工作原理、硬件設(shè)置和軟件編制。106本章重點(diǎn)與難點(diǎn)內(nèi)容

本章主要內(nèi)容還有三種最常用的簡(jiǎn)單輸入/輸出接口電路（鎖存器74LS373、緩沖器74LS244和數(shù)據(jù)收發(fā)器74LS245）的工作特性和應(yīng)用。理解DMA控制方式的基本概念及其特點(diǎn)、DMA傳送過(guò)程，簡(jiǎn)要認(rèn)識(shí)可編程DMA控制器8237A。107§1概述

輸入輸出接口的基本功能、輸入輸出系統(tǒng)的特點(diǎn)、接口與端口的區(qū)別與相互關(guān)系以及I/O的編址方式。CPU對(duì)外設(shè)的訪問(wèn)實(shí)質(zhì)上是對(duì)外設(shè)接口電路中相應(yīng)的端口進(jìn)行訪問(wèn)，特別要求理解I/O端口的兩種編址方式，即獨(dú)立編址和統(tǒng)一編址的特點(diǎn)、區(qū)別與相互關(guān)系。108I/O接口——定義CPU與外設(shè)之間傳送信息的一個(gè)界面CPU與“外部世界”的連接電路，是CPU與外界進(jìn)行信息交換的中轉(zhuǎn)站109I/O接口與CPU相連與存儲(chǔ)器連接一樣，I/O接口通過(guò)三總線與CPU相連110為什么設(shè)置I/O接口CPU與外界的聯(lián)絡(luò)CPU與外界信號(hào)線不兼容，在功能、邏輯定義和時(shí)序關(guān)系上不一致（不匹配、不協(xié)調(diào)）工作速度不兼容——數(shù)據(jù)緩沖提高CPU效率，避免CPU窮于應(yīng)付與外設(shè)打交道外設(shè)發(fā)展不依賴(lài)于CPU，而由接口完成兩者之間的匹配111I/O接口——功能執(zhí)行CPU命令：命令口返回外設(shè)狀態(tài)：狀態(tài)口數(shù)據(jù)緩沖：數(shù)據(jù)口解決連接的不匹配、不協(xié)調(diào)速度——數(shù)據(jù)緩沖信號(hào)電平——信號(hào)電平轉(zhuǎn)換電路信號(hào)格式——信息轉(zhuǎn)換邏輯（數(shù)據(jù)寬度與格式）時(shí)序——時(shí)序控制電路多端口、多連接——地址譯碼（設(shè)備選擇）112I/O接口——組成硬件電路基本邏輯電路——核心電路 命令、狀態(tài)、數(shù)據(jù)緩沖寄存器端口地址譯碼——不可缺少其它——供選電路

中斷、DMA、定時(shí)/計(jì)數(shù)、串行、D/A或A/D等113I/O接口——組成軟件編程初始化程序段——基本部分

芯片的工作方式、初始條件等傳送方式程序段——與數(shù)據(jù)傳送有關(guān)主控程序段——接口的主要任務(wù)例如數(shù)據(jù)采集程序段，包括發(fā)啟動(dòng)轉(zhuǎn)換信號(hào)、查轉(zhuǎn)換結(jié)束信號(hào)、讀數(shù)據(jù)以及存數(shù)據(jù)內(nèi)容程序終止與退出程序段——保護(hù)硬件其它程序段——輔助人機(jī)對(duì)話、菜單設(shè)計(jì)等114I/O接口通過(guò)的信息I/O接口與外設(shè)交互三種信息數(shù)據(jù)信息控制信息狀態(tài)信息均通過(guò)DBCPU同外設(shè)之間的信息傳遞，實(shí)質(zhì)上是對(duì)端口進(jìn)行讀/寫(xiě)操作115I/O接口——形式固定式結(jié)構(gòu)——簡(jiǎn)單I/O接口電路由簡(jiǎn)單組合電路構(gòu)成的I/O接口電路按需求構(gòu)成,不可改變半固定式結(jié)構(gòu)使用GAL或PAL器件邏輯表達(dá)式的功能和工作方式根據(jù)需要可以改變一旦燒入，邏輯表達(dá)式即固定116I/O接口——形式可編程結(jié)構(gòu)使用專(zhuān)用可編程I/O接口芯片具有內(nèi)部寄存器(方式、狀態(tài)、數(shù)據(jù))由程序設(shè)置(改變)其工作方式智能型結(jié)構(gòu)使用專(zhuān)用I/O處理器或通用單片機(jī)完成外設(shè)的全部管理功能117§2簡(jiǎn)單接口電路

本節(jié)扼要地介紹了三種常用的簡(jiǎn)單輸入/輸出接口電路，即鎖存器74LS373、緩沖器74LS244和數(shù)據(jù)收發(fā)器74LS245的工作特性和應(yīng)用。通過(guò)學(xué)習(xí)這三種最常用的簡(jiǎn)單輸入/輸出接口電路，理解CPU與外設(shè)傳送信息的工作原理、硬件設(shè)置和軟件編制。118簡(jiǎn)單的I/O接口——74LS244119連接8個(gè)開(kāi)關(guān)的基本輸入接口120簡(jiǎn)單的I/O接口——74LS374121連接8個(gè)LED的基本輸出接口SEL330D0Q0Q1Q2Q3Q4Q5Q6Q7D4D5D6D7D3D2D1DATABUS74ALS374U1OCCLK234756981215161913141718+5V111122可編程I/O接口——8255A123§3常用輸入輸出方法

主要介紹微機(jī)系統(tǒng)中數(shù)據(jù)傳送的幾種控制方式（程序控制方式、直接存儲(chǔ)器存取方式、I/O通道控制方式），對(duì)于程序控制的三種方式（無(wú)條件傳送、查詢傳送和中斷傳送），本章主要學(xué)習(xí)無(wú)條件傳送和查詢傳送工作原理、硬件設(shè)置和軟件編制。中斷傳送方式將在第五章重點(diǎn)講述。數(shù)據(jù)傳送還有I/O處理機(jī)方式。124CPU與外設(shè)的信息傳遞方式程序控制方式無(wú)條件傳送方式條件傳送方式（查詢方式）中斷方式中斷申請(qǐng)、響應(yīng)、服務(wù)、返回DMA方式——直接存儲(chǔ)器存取需DMA控制器的介入數(shù)據(jù)的傳送不經(jīng)過(guò)CPU

I/O處理機(jī)方式125程序控制方式——無(wú)條件傳送外設(shè)總是準(zhǔn)備好輸入——數(shù)據(jù)已經(jīng)準(zhǔn)備好輸出——已準(zhǔn)備好接收只有數(shù)據(jù)，沒(méi)有狀態(tài)同步方式不需要過(guò)多的程序處理，在需要與外設(shè)交換信息時(shí)，隨時(shí)訪問(wèn)I/O端口126程序控制方式——無(wú)條件傳送127程序控制方式——無(wú)條件傳送128程序控制方式——條件傳送查詢傳送方式查詢外設(shè)的狀態(tài)信息輸入——數(shù)據(jù)已準(zhǔn)備好輸出——接收裝置已準(zhǔn)備好狀態(tài)端口、數(shù)據(jù)端口129程序控制方式——條件傳送輸入130程序控制方式——條件傳送131程序控制方式——條件傳送輸出132程序控制方式——條件傳送133中斷方式需要訪問(wèn)外設(shè)時(shí)，允許相應(yīng)的中斷，當(dāng)期望的狀態(tài)到達(dá)時(shí)，產(chǎn)生中斷請(qǐng)求充分利用CPU的資源，提高效率常用于高速CPU與低速外設(shè)之間的數(shù)據(jù)交換134I/O處理機(jī)方式DMA可以撇開(kāi)CPU實(shí)現(xiàn)直接的數(shù)據(jù)傳送，但無(wú)法單獨(dú)實(shí)現(xiàn)數(shù)據(jù)的處理建立獨(dú)立的處理機(jī)制，單獨(dú)處理I/O數(shù)據(jù)例：智能串行接口卡135§4可編程DMA控制器8237A

理解DMA控制方式的基本概念及其特點(diǎn)、DMA傳送過(guò)程。針對(duì)具體的高性能可編程DMA控制器8237A，主要了解其性能以及DMA操作和傳送類(lèi)型。

136DMA方式直接存儲(chǔ)器方式不必通過(guò)CPU的中轉(zhuǎn)（IN/OUT指令均通過(guò)AL/AX），而直接在I/O接口與存儲(chǔ)器之間進(jìn)行傳遞（搶占總線）需要DMA控制器的介入適用于大量數(shù)據(jù)的交換137DMA方式第五章

中斷

139本章重點(diǎn)與難點(diǎn)內(nèi)容

中斷傳送是最常用和有效的輸入輸出控制方式,特別是在處理一些緊急事件時(shí)，中斷特別有效。本章主要介紹有關(guān)中斷的基本知識(shí)，例如中斷和中斷源、中斷處理過(guò)程、中斷優(yōu)先權(quán)和中斷嵌套等。重點(diǎn)掌握8086/8088PC機(jī)中斷系統(tǒng)、中斷分類(lèi)、中斷響應(yīng)的工作過(guò)程以及中斷程序設(shè)計(jì)，同時(shí)要求掌握可編程中斷控制器8259A的特性、結(jié)構(gòu)和工作原理。140本章重點(diǎn)與難點(diǎn)內(nèi)容

難點(diǎn)是8086/8088PC機(jī)的中斷機(jī)制，中斷向量與中斷向量表、中斷類(lèi)型號(hào)與中斷向量指針等在中斷工作過(guò)程的作用。141§1

概述

在計(jì)算機(jī)系統(tǒng)中，中斷的例子很多。中斷作為傳送數(shù)據(jù)和處理一些緊急事件最常用和有效的控制方式,在學(xué)習(xí)時(shí)要求掌握有關(guān)中斷的基本概念，主要包括中斷和中斷源、中斷系統(tǒng)的功能、中斷屏蔽、中斷優(yōu)先級(jí)排隊(duì)和中斷的嵌套，特別是中斷處理過(guò)程中的現(xiàn)場(chǎng)保護(hù)和斷點(diǎn)保護(hù)、開(kāi)中斷和關(guān)中斷時(shí)機(jī)的選擇、中斷識(shí)別等。142中斷是一個(gè)由中斷源激發(fā)的過(guò)程，它打斷正在執(zhí)行的程序。CPU在正常運(yùn)行程序時(shí)，由于程序的預(yù)先安排或計(jì)算機(jī)內(nèi)外部事件，引起CPU中斷正在運(yùn)行的程序，而轉(zhuǎn)到為預(yù)先安排的事件或內(nèi)外部事件服務(wù)的程序中去。143中斷過(guò)程當(dāng)CPU正常運(yùn)行程序時(shí)，由于內(nèi)部事件或外設(shè)請(qǐng)求(隨機(jī)的)，引起CPU暫時(shí)中止正在運(yùn)行的程序，轉(zhuǎn)去執(zhí)行發(fā)出請(qǐng)求的外設(shè)（或內(nèi)部事件）的服務(wù)子程序，待該服務(wù)程序執(zhí)行完畢，再返回被中止的程序，這一過(guò)程稱(chēng)為中斷。144中斷的圖示中斷斷點(diǎn)IRET中斷服務(wù)子程序主程序145傳統(tǒng)數(shù)據(jù)傳送方式的缺點(diǎn)條件方式（查詢方式）

：占用CPU時(shí)間；無(wú)條件方式：固定的時(shí)序，外設(shè)必須處于“就緒”狀態(tài)。146為什么要引入中斷中斷原先是用于對(duì)緊急事件的處理中斷方式的優(yōu)點(diǎn)：中斷傳送可以和CPU并行工作147中斷的主要作用實(shí)時(shí)處理在計(jì)算機(jī)用于工業(yè)控制時(shí)，由于很多控制參數(shù)發(fā)生變化的頻率很高，計(jì)算機(jī)要及時(shí)地獲得它們的變化情況。當(dāng)有關(guān)參數(shù)發(fā)生變化時(shí)，外部設(shè)備則向計(jì)算機(jī)發(fā)出中斷請(qǐng)求信號(hào)，要求計(jì)算機(jī)進(jìn)行處理，從而達(dá)到實(shí)時(shí)數(shù)據(jù)處理的目的。148中斷的主要作用故障處理在計(jì)算機(jī)運(yùn)行時(shí)，往往會(huì)發(fā)生一些無(wú)法事先預(yù)料到的故障，如電源、內(nèi)存或運(yùn)算溢出等。當(dāng)這些故障出現(xiàn)時(shí)，故障源向CPU發(fā)出中斷請(qǐng)求，CPU對(duì)故障進(jìn)行自動(dòng)處理。149中斷的主要作用同步操作在很多計(jì)算機(jī)系統(tǒng)中，外設(shè)與CPU經(jīng)常同時(shí)工作。由于外設(shè)的工作速度較慢，所以CPU啟動(dòng)外設(shè)后，繼續(xù)運(yùn)行其它程序，而這時(shí)外設(shè)也進(jìn)行數(shù)據(jù)的準(zhǔn)備工作。當(dāng)外設(shè)將數(shù)據(jù)準(zhǔn)備完畢后，向CPU發(fā)出中斷請(qǐng)求，CPU暫停當(dāng)前工作，進(jìn)行相應(yīng)的數(shù)據(jù)處理工作。150中斷術(shù)語(yǔ)中斷源引起中斷的事件內(nèi)部中斷（片內(nèi)/程序）外部中斷（片外）中斷響應(yīng)CPU對(duì)中斷的響應(yīng)（處理）并不是有求必應(yīng)在一定時(shí)刻、滿足一定條件，才能響應(yīng)之151中斷術(shù)語(yǔ)中斷向量表中斷服務(wù)子程序入口地址的地址表（類(lèi)似于跳轉(zhuǎn)表）中斷優(yōu)先級(jí)多個(gè)中斷源之間的輕重緩急高級(jí)中斷/低級(jí)中斷中斷屏蔽使得CPU無(wú)法感知相關(guān)中斷請(qǐng)求的機(jī)制152§28086/8088中斷系統(tǒng)

8086/8088的中斷系統(tǒng)非常巧妙，每個(gè)中斷都有一個(gè)，以供CPU進(jìn)行識(shí)別，8086/8088中最多能處理256中不同的中斷類(lèi)型。中斷可以由來(lái)自外部的事件產(chǎn)生的兩種硬中斷：不可屏蔽中斷NMI及可屏蔽中斷INTR，即外部中斷是由外部設(shè)備從8086/8088的兩條中斷信號(hào)線（INTR和NMI）隨機(jī)性輸入提出的中斷申請(qǐng)。內(nèi)部中斷是通過(guò)軟件調(diào)用的不可屏蔽中斷，軟中斷有ROM-BIOS中斷、DOS中斷和未定義自由中斷。重點(diǎn)掌握8086/8088PC機(jī)的中斷機(jī)制，通過(guò)學(xué)習(xí)中斷向量表、中斷類(lèi)型號(hào)與中斷向量指針之間的關(guān)系，理解記憶中斷處理過(guò)程。153中斷分類(lèi)154中斷分類(lèi)8086/8088系統(tǒng)可容納256種（個(gè)）不同的中斷外部中斷（硬件中斷）不可屏蔽中斷（NMI）可屏蔽中斷（INTR）內(nèi)部中斷（軟件中斷）INT指令CPU出錯(cuò)調(diào)試155不可屏蔽中斷（NMI）CPU必須響應(yīng)，不受IF的限制部分緊急事件由NMI向CPU請(qǐng)求中斷上升沿觸發(fā)類(lèi)型中斷號(hào)：n=2156可屏蔽中斷（INTR）除了NMI之外的硬件中斷，絕大部分的外部中斷均由INTR向CPU請(qǐng)求中斷CPU可根據(jù)情況選擇響應(yīng)或不響應(yīng)，受IF的制約電平觸發(fā)，必須保持，直至CPU響應(yīng)之157內(nèi)部中斷（軟件中斷)不可屏蔽三種類(lèi)型指令中斷:Intn，如INT21HCPU出錯(cuò)調(diào)試中斷單步中斷斷點(diǎn)中斷158中斷處理過(guò)程（可屏蔽）CPU響應(yīng)中斷的條件外設(shè)接口提出（發(fā)出）中斷請(qǐng)求有效請(qǐng)求電平信號(hào)能到達(dá)CPU的INTR引腳（時(shí)間間隔足夠?qū)?、中途未被屏蔽）CPU的中斷控制位IF=1（允許INTR中斷）CPU執(zhí)行到當(dāng)前指令的最后一個(gè)總線周期的最后一個(gè)時(shí)鐘周期時(shí)，才檢測(cè)中斷。(有特例：兩條指令必須連續(xù)執(zhí)行除外)159INTR中斷處理過(guò)程圖示（無(wú)嵌套）中斷斷點(diǎn)IRET中斷服務(wù)子程序主程序自動(dòng)關(guān)中斷保護(hù)PSW保護(hù)斷點(diǎn)INTA響應(yīng)中斷獲取中斷類(lèi)型獲取中斷向量保護(hù)現(xiàn)場(chǎng)中斷處理恢復(fù)現(xiàn)場(chǎng)恢復(fù)PSW恢復(fù)斷點(diǎn)160中斷處理過(guò)程——中斷向量表中斷向量表8086/8088系統(tǒng)具有256種中斷類(lèi)型將256個(gè)中斷服務(wù)子程序的入口地址，集中排放在0000：0000開(kāi)始的1024字節(jié)的存儲(chǔ)空間區(qū)域內(nèi)每個(gè)類(lèi)型對(duì)應(yīng)4個(gè)字節(jié)（段：偏移）256×4=1024字節(jié)只需獲得中斷類(lèi)型（號(hào)）即可161中斷向量表向量地址類(lèi)型號(hào)nn×4→→IPn×4+2→→CS162中斷處理過(guò)程——向量中斷向量中斷利用中斷類(lèi)型號(hào)、中斷向量表決定中斷服務(wù)子程序入口地址的中斷方式163中斷處理過(guò)程——向量中斷中斷類(lèi)型系統(tǒng)中的每個(gè)中斷源均具有一個(gè)中斷類(lèi)型號(hào)內(nèi)部中斷固定中斷類(lèi)型號(hào)Intn——中斷號(hào):nNMI中斷類(lèi)型號(hào)：n=2INTR由中斷控制器、中斷源向CPU提供中斷類(lèi)型號(hào)164中斷處理過(guò)程——主程序設(shè)置中斷向量BIOS用戶自定義中斷初始化中斷控制器開(kāi)中斷（STI）/關(guān)中斷（CLI）165中斷處理過(guò)程——CPU/IO中斷源發(fā)出中斷請(qǐng)求、并到達(dá)CPU引腳CPU在當(dāng)前指令結(jié)束時(shí)，判中斷請(qǐng)求NMI——中斷類(lèi)型號(hào)為2，必須響應(yīng)INTR——CPU在可以響應(yīng)時(shí)（IF=1），發(fā)出INTA，以獲取類(lèi)型號(hào)保護(hù)標(biāo)志寄存器和斷點(diǎn)，轉(zhuǎn)向中斷服務(wù)子程序166中斷處理過(guò)程——子程序保護(hù)現(xiàn)場(chǎng)開(kāi)中斷（如果允許中斷嵌套）中斷處理關(guān)中斷EOI（清除當(dāng)前中斷的被服務(wù)標(biāo)志）恢復(fù)現(xiàn)場(chǎng)IRET（FR恢復(fù)、段點(diǎn)恢復(fù)）此時(shí)嵌套的INTR中斷可能被響應(yīng)167中斷處理過(guò)程——INTA第一個(gè)INTA周期通知外設(shè)接口（或中斷控制器），準(zhǔn)備好中斷類(lèi)型信息第二個(gè)INTA周期放出中斷類(lèi)型號(hào)數(shù)據(jù)CPU從DB獲取中斷類(lèi)型號(hào)168中斷優(yōu)先級(jí)和中斷嵌套中斷嵌套多個(gè)中斷源，有可能同時(shí)發(fā)出中斷請(qǐng)求多重中斷響應(yīng)（服務(wù)）中斷優(yōu)先級(jí)給每個(gè)中斷源規(guī)定優(yōu)先級(jí)別，CPU先響應(yīng)高級(jí)中斷的請(qǐng)求一般情況下，在允許中斷嵌套時(shí)，高級(jí)中斷可以打斷低級(jí)中斷，同級(jí)或低級(jí)中斷不能打斷高級(jí)或同級(jí)中斷169中斷優(yōu)先級(jí)和中斷嵌套IBMPC的中斷優(yōu)先級(jí)層次內(nèi)部中斷（出錯(cuò)、INTn）NMIINTR單步中斷170中斷優(yōu)先級(jí)和中斷嵌套IRQ0IRQ1…IRQ7該中斷正被服務(wù)標(biāo)志清除171§3可編程中斷控制器8259A8259A是一種可編程中斷控制器，首先學(xué)習(xí)8259A的主要功能、引線、內(nèi)部結(jié)構(gòu)和工作原理。在系統(tǒng)上電時(shí)，必須根據(jù)8259A的具體應(yīng)用環(huán)境進(jìn)行初始化編程。應(yīng)基本理解8259A的初始化命令字、操作命令字、編程過(guò)程以及中斷控制器在微機(jī)系統(tǒng)中的應(yīng)用。

172可編程中斷控制器8259A（PIC）8級(jí)(可級(jí)聯(lián)至64級(jí))優(yōu)先級(jí)控制單獨(dú)屏蔽/允許提供中斷類(lèi)型碼可編程多種工作模式具有內(nèi)部寄存器由初始化命令字、操作命令字進(jìn)行編程改變工作模式1738259A——內(nèi)部結(jié)構(gòu)1748259A——內(nèi)部結(jié)構(gòu)IRR中斷請(qǐng)求寄存器鎖存中斷請(qǐng)求信號(hào)，被響應(yīng)后復(fù)位1：有請(qǐng)求/0：無(wú)請(qǐng)求IMR中斷屏蔽寄存器可編程屏蔽控制逐位屏蔽1：屏蔽/0：未屏蔽1758259A——內(nèi)部結(jié)構(gòu)PR優(yōu)先級(jí)判斷寄存器多種中斷優(yōu)先判斷機(jī)制ISR中斷服務(wù)寄存器中斷正被服務(wù)標(biāo)識(shí)1：正被服務(wù)/0：未被服務(wù)全0？全1？1768259A——中斷過(guò)程一條或多條中斷請(qǐng)求IR變?yōu)楦唠娖剑笽RR相應(yīng)位置1PR分析它們的優(yōu)先級(jí)，向CPU發(fā)出中斷請(qǐng)求INTRCPU響應(yīng)中斷，以INTA作為回答8259接受來(lái)自CPU的第一個(gè)INTA，最高優(yōu)先級(jí)的ISR置位，相應(yīng)的IRR復(fù)位第二個(gè)INTA，8259向DB發(fā)出中斷類(lèi)型碼EOI使ISR復(fù)位，示該中斷服務(wù)完畢第六章

可編程接口芯片及其應(yīng)用

178本章重點(diǎn)與難點(diǎn)內(nèi)容CPU要同外設(shè)交換信息，必須通過(guò)接口電路。本章的主要內(nèi)容是介紹可編程序接口芯片的一些基本概念，重點(diǎn)講述三種通用的可編程接口芯片，即可編程并行接口芯片8255A-5、可編程間隔定時(shí)器8253-5和通用同步異步接收發(fā)送器8251A的組成、功能和應(yīng)用，以及兩種模擬接口芯片（數(shù)/模轉(zhuǎn)換器DAC0832和模/數(shù)轉(zhuǎn)換器ADC0809）的工作原理及應(yīng)用。

179本章重點(diǎn)與難點(diǎn)內(nèi)容

通過(guò)學(xué)習(xí)，要求能夠掌握并行接口8255A和定時(shí)器/計(jì)數(shù)器8253的硬件連接和應(yīng)用程序編程，深刻理解有關(guān)串行通信的一些基本知識(shí)以及串行接口的基本原理和組成，并對(duì)串行接口8251A的特性及應(yīng)用有一個(gè)基本的了解。

180§1可編程接口芯片概述

本節(jié)從接口芯片的外特性著手，講述了接口芯片硬件連接中的“片選”、“讀/寫(xiě)”、“可編程接口”、“聯(lián)絡(luò)”等概念，并簡(jiǎn)要討論接口芯片中一些公用引腳的作用及其連接方法。

181I/0端口和I/0操作I/O端口

（port）端口是接口電路中能被CPU直接訪問(wèn)的寄存器的地址

一個(gè)接口可以有幾個(gè)端口，如命令口、狀態(tài)口和數(shù)據(jù)口

對(duì)端口的操作也有所不同，有的端口只能寫(xiě)或只能讀，有的既可以寫(xiě)也可以讀。182I/0端口和I/0操作計(jì)算機(jī)給接口電路中的每個(gè)寄存器分配一個(gè)端口，訪問(wèn)端口就是訪問(wèn)接口電路中的寄存器。

I/O操作

I/O操作是指對(duì)I/0端口的操作I/O操作不是對(duì)I/O設(shè)備的操作。183I/O端口——編址方式I/O獨(dú)立編址M/IO=L64K獨(dú)立編址的I/O地址空間專(zhuān)用IN/OUT指令存儲(chǔ)器映像編址M/IO=HI/O端口與存儲(chǔ)器統(tǒng)一編址使用存儲(chǔ)器操作指令184I/O端口——編址方式00000HFFFFFH0000HFFFFH00000HFFFFFHI/OI/O185I/O獨(dú)立編址優(yōu)點(diǎn)I/O端口地址單獨(dú)編址而不和存儲(chǔ)空間合在一起，大型計(jì)算機(jī)通常采用這種方式。

I/O端口地址不占用存儲(chǔ)器空間

使用專(zhuān)門(mén)的I/O指令對(duì)端口進(jìn)行操作，指令短，執(zhí)行速度快

程序中I/O操作和存儲(chǔ)器操作層次清晰，程序的可讀性強(qiáng)

I/O端口地址和存儲(chǔ)器地址可以重疊，而不會(huì)相互混淆

186I/O統(tǒng)一編址特點(diǎn)優(yōu)點(diǎn)指令類(lèi)型多，功能齊全，這不僅使訪問(wèn)I/O端口可實(shí)現(xiàn)輸入/輸出操作，而且還可對(duì)端口內(nèi)容進(jìn)行算術(shù)邏輯運(yùn)算，移位等

能給端口有較大的編址空間，這對(duì)大型控制系統(tǒng)和數(shù)據(jù)通信系統(tǒng)是很有意義的

缺點(diǎn)端口占用了存儲(chǔ)器的地址空間，使存儲(chǔ)器容量減小

指令長(zhǎng)度比專(zhuān)門(mén)I／O指令要長(zhǎng)，因而執(zhí)行速度較慢

187I/O獨(dú)立編址的端口訪問(wèn)

I/O指令中端口地址的寬度

INAL,PORT和OUTPORT,AL

長(zhǎng)指令；單字節(jié)地址，最多可訪問(wèn)256個(gè)端口；直接在指令中給出INAL,DX和OUTDX,AL

短指令；雙字節(jié)地址，最多可訪問(wèn)65536個(gè)端口；用寄存器DX間接給出188I/O獨(dú)立編址的端口訪問(wèn)

I/O端口訪問(wèn)

對(duì)端口的訪問(wèn)就是CPU對(duì)端口的讀/寫(xiě)例如：

INAL,60H；系統(tǒng)板8255A的PA端口地址

OUT61H,AL；系統(tǒng)板8255A的PB端口地址例如：

MOVDX，300H；擴(kuò)展板8255A的PA端口

INAL，DXMOVDX，301H；擴(kuò)展板8255A的PB端口

OUTDX，AL189I/O端口地址譯碼譯碼電路的輸入信號(hào)I/0地址譯碼電路與地址信號(hào)有關(guān)而且與控制信號(hào)有關(guān)譯碼電路的輸出信號(hào)在輸出信號(hào)線中有且只有l(wèi)根選中線有效有效選中一個(gè)接口芯片時(shí)，內(nèi)部的數(shù)據(jù)線打開(kāi)，并與系統(tǒng)總線相連，形成接口電路與系統(tǒng)總線的通路。而其它接口芯片呈高阻抗，關(guān)閉與系統(tǒng)總線的通路。190I/O端口地址譯碼端口選擇信號(hào)I/O地址總線M/IO74LS138191I/O端口地址譯碼片間尋址：高位地址線+控制信號(hào)經(jīng)譯碼電路產(chǎn)生片選信號(hào)

全譯碼部分譯碼線選法片內(nèi)尋址：寄存器尋址，低位地址線直接連到I/O接口芯片，低位地址線的狀態(tài)數(shù)決定了接口中寄存器的個(gè)數(shù)192輸入握手并行接口輸入握手并口數(shù)據(jù)線IBFINTRSTBRD數(shù)據(jù)線CPU輸入外設(shè)輸入握手并口的結(jié)構(gòu)RD：讀信號(hào)線INTR：中斷請(qǐng)求信號(hào)線IBF：輸入緩沖器滿（InputBufferFull）握手信號(hào)線STB：STroBe握手信號(hào)線

193輸出握手并行接口輸出握手并口數(shù)據(jù)線數(shù)據(jù)線ACKWROBFINTR輸出外設(shè)CPU輸出握手并口的結(jié)構(gòu)WR：寫(xiě)信號(hào)線INTR：中斷請(qǐng)求信號(hào)線OBF：輸出緩沖器滿（OutputBufferFull）握手信號(hào)線ACK：Acknowledge握手信號(hào)線194輸入/輸出握手并行接口輸入輸出握手并口數(shù)據(jù)線數(shù)據(jù)線STBIBFACKOBFRDWRINTRCPU輸入輸出外設(shè)輸入/輸出握手并口的結(jié)構(gòu)INTR：中斷請(qǐng)求線OBF：輸出緩沖器滿握手信號(hào)線ACK：響應(yīng)輸入的握手信號(hào)線IBF：輸入緩沖器滿握手信號(hào)線STB：選通輸入握手信號(hào)線INTE：中斷允許位195§2可編程并行接口芯片8255A

8255A是一種通用的可編程并行I/O接口芯片，通過(guò)8255A，CPU可直接同外設(shè)相連接，其應(yīng)用最廣、使用靈活。首先應(yīng)熟悉8255A的外部特性和內(nèi)部結(jié)構(gòu)，了解PA口、PB口和PC口的引腳功能，特別是PC口比較特殊，即可用作數(shù)據(jù)口，有時(shí)其大部分引腳被分配作專(zhuān)用聯(lián)絡(luò)信號(hào)（控制或狀態(tài)信息）。1968255A的工作原理8255A是可編程的，連接外部設(shè)備時(shí)，通常不需要附加外部電路。并行I/O接口芯片：三個(gè)八位輸入/輸出端口可通過(guò)軟件設(shè)置芯片的多種工作方式（可編程）一種通用芯片1978255A的封裝8255APA3PA2PA1PA0RDCSGNDA1A0PC7PC6PC5PC4PC3PC2PC1PC0PB0PB1PB2PA4PA5PA6PA7WRRESETD0D1D2D3D4D5D6D7VccPB7PB6PB5PB4PB3Intel系列的8位并行接口芯片通用性強(qiáng)，使用靈活可用程序設(shè)置和改變芯片的工作方式是一種典型的可編程并行接口芯片40個(gè)引腳，雙列直插式1988255A的內(nèi)部結(jié)構(gòu)三個(gè)8位數(shù)據(jù)端口：PA、PB、PC,可用軟件使它們分作輸入端口或輸出端口。PA：一個(gè)8位數(shù)據(jù)輸入鎖存器一個(gè)8位數(shù)據(jù)輸出鎖存器/緩沖器PB：一個(gè)8位數(shù)據(jù)輸入緩沖器一個(gè)8位數(shù)據(jù)輸出鎖存器/緩沖器PC：一個(gè)8位數(shù)據(jù)輸入緩沖器一個(gè)8位數(shù)據(jù)輸出鎖存器/緩沖器199讀/寫(xiě)控制邏輯負(fù)責(zé)管理8255A的數(shù)據(jù)傳送過(guò)程接收CS、A1、A0和控制信號(hào)RD、WR、RESET,將這些信號(hào)進(jìn)行組合,得到對(duì)A組控制和B組控制的控制命令,以完成對(duì)數(shù)據(jù)、狀態(tài)信息及控制信息的傳輸?？刂茢?shù)據(jù)總線緩沖器的狀態(tài)數(shù)據(jù)總線緩沖器有3種狀態(tài)：輸入、輸出、高阻態(tài)8255A的內(nèi)部結(jié)構(gòu)200resetD7~D0A9~A2A1A0IORIOW片選譯碼數(shù)據(jù)緩沖器讀寫(xiě)控制片內(nèi)譯碼CSRESETA1A0RDWRPC7~PC0PB7~PB0PA7~PA0控制口D端口A端口C端口B+5VGNDD7~D0外設(shè)8255A總線8255A的內(nèi)部結(jié)構(gòu)201A口、B口:

作為獨(dú)立的輸入端口或輸出端口，當(dāng)端口A在方式1或方式2、端口B在方式1時(shí)，端口C的某些位用于傳送聯(lián)絡(luò)信號(hào)，以適應(yīng)CPU與外設(shè)間的各種數(shù)據(jù)傳送方式的要求，如查詢傳送的應(yīng)答信號(hào)、中斷傳送的中斷申請(qǐng)信號(hào)等。C口:

常被分成兩個(gè)4位端口,以配合A口和B口的工作,輸入狀態(tài)信號(hào)和輸出控制信號(hào)。C口未被用作聯(lián)絡(luò)信號(hào)的其它位可工作在方式0下。8255A的內(nèi)部結(jié)構(gòu)202控制端口D

：A組和B組控制電路A組：端口A+端口C的高4位B組：端口B+端口C的低4位這兩組控制電路一方面接收芯片內(nèi)部總線上的控制字,另一方面接收來(lái)自讀/寫(xiě)控制邏輯電路的讀/寫(xiě)命令,以決定兩組端口的工作方式和讀/寫(xiě)操作?？刂贫丝诘膬?nèi)容決定A口、B口、C口的工作狀態(tài)(輸入或輸出)和工作方式（方式0、1、2）,起控制作用。

A組控制電路：控制PA和PC的高4位(PC7～PC4)B組控制電路：控制PB和PC的低4位(PC3～PC0)8255A的內(nèi)部結(jié)構(gòu)2038255A的引腳信號(hào)8255AA1A0RESETD7~D0CSWRRDPA7~PA0PB7~PB0PC7~PC0A口B口C口2048255A的引腳信號(hào)面向外設(shè)的引腳信號(hào)PA0～7

PB0～7

PC0～7

2058255A的引腳信號(hào)面向CPU的引腳信號(hào)D7～D08255A的數(shù)據(jù)線：和系統(tǒng)數(shù)據(jù)總線相連RESET復(fù)位信號(hào)：當(dāng)其有效時(shí),清除所有內(nèi)部寄存器,三個(gè)數(shù)據(jù)端口(A口、B口、C口)被自動(dòng)設(shè)置為輸入端口CS片選信號(hào)：低電平有效。通常譯碼器分配給8255A一組端口地址,若該組地址有效,CS為低電平,啟動(dòng)8255A與CPU之間的通信2068255A的引腳信號(hào)面向CPU的引腳信號(hào)RD芯片讀出信號(hào)：當(dāng)RD有效時(shí),CPU可從8255A讀取數(shù)據(jù)或狀態(tài)信息WR芯片寫(xiě)入信號(hào)：當(dāng)該信號(hào)有效時(shí),CPU可往8255A寫(xiě)入數(shù)據(jù)或控制命令A(yù)1、A0端口選擇信號(hào)：8255A內(nèi)部有3個(gè)數(shù)據(jù)端口和一個(gè)控制字端口,共4個(gè)端口,A1、A0對(duì)這4個(gè)端口選擇規(guī)定如下：

A1A0=00/01/10/11

端口A/B/C/控制207由CS、A1、A0、RD、WR引腳的不同組合，實(shí)現(xiàn)各種不同的功能。

2088255A的結(jié)構(gòu)和功能2098255A的控制字8255A通過(guò)向控制端口寫(xiě)控制字,來(lái)決定各端口的工作8255A具有兩類(lèi)控制字方式選擇控制字定義各端口的工作方式，可使8255A的3個(gè)數(shù)據(jù)端口工作在不同的工作方式C口復(fù)位/置位控制寄存器負(fù)責(zé)對(duì)C口逐位進(jìn)行復(fù)位/置位控制，可對(duì)C端口的某一位置1或置0通過(guò)D7位區(qū)分210§2可編程并行接口芯片8255A

8255A的工作方式與端口有關(guān)，PA口有3種方式(0方式、1方式、2方式)，PB口和PC口只有2種方式(0方式、1方式)。8255A的編程命令包括工作方式選擇控制字和對(duì)PC口按位置/復(fù)位控制字，應(yīng)熟練掌握其編程格式，能夠根據(jù)具體的應(yīng)用要求進(jìn)行應(yīng)用程序編寫(xiě)。2118255A的工作方式三種工作方式方式0——一般的(又叫基本的,無(wú)條件的)輸入/輸出。在此方式下，A、B、C可分別設(shè)置成輸入或輸出。方式1——選通輸入/輸出,只有A口、B口可工作在方式1，它們要分別占用C口三條線作為聯(lián)絡(luò)線，C口的余下線只能工作在方式0。2128255A的工作方式三種工作方式方式2——雙向傳送方式，只有A口可工作在方式2，此時(shí)C口有5條線用來(lái)作A口和外設(shè)之間的聯(lián)絡(luò)線，C口剩下的3條線視B口而定，若B口工作在方式0，亦為方式0；若B口工作在方式1，則作B口聯(lián)絡(luò)線。8255A復(fù)位狀態(tài)三端口為基本輸入方式213方式選擇控制字特征位D7D6D5D4D3D2D1D0A組方式選擇00=方式001=方式11=方式2A口：1=輸入0=輸出PC7~PC4：1=輸入0=輸出B組方式選擇：1=方式10=方式0B口1=輸入0=輸出0=輸出PC3~PC0：特征位1有效214

舉例：設(shè)A口、B口、C口均工作在方式0,要求A口、B口作輸出,C口作輸入。方式選擇控制字為：即方式控制字=10001001B=89HD7D6D5D4D3D2D1

D010001001特征位A口輸出輸入B組方式0B口輸出輸入A組方式0C高C低方式選擇控制字舉例215

方式選擇控制字應(yīng)送入控制口,可用如下兩條指令完成：(設(shè)控制口地址為83H) MOV AL,89H OUT 83H,AL方式選擇控制字舉例216C端口按位置位/復(fù)位控制字D7D6D5D4D3D2D1D0000PC0001PC1010PC2

011PC3100PC4101PC5110PC6111PC7無(wú)效0復(fù)位1置位C端口置位/復(fù)位標(biāo)志0=有效位選擇217C端口按位置位/復(fù)位控制字C端口的數(shù)據(jù)位常作為控制位用。此控制字只影響其中某一位，其它位狀態(tài)不變。例：將PC5復(fù)位，其控制字為：

00001010B 即0AH

若將PC3置位，其控制字為：

00000111B 即07H

注意：此控制字盡管是對(duì)端口C進(jìn)行操作，但此控制字必須寫(xiě)入控制口。218C端口按位置位/復(fù)位控制字例：設(shè)控制口地址為22BH，對(duì)PC5進(jìn)行復(fù)位的指令段為：

MOVAL,0AH MOVDX,22BH

OUTDX,AL2198255A的工作方式——方式0方式0——基本輸入輸出A、B、CH、CL4個(gè)端口可以被分別設(shè)置或輸入、或輸出簡(jiǎn)單的輸入輸出操作，可使用無(wú)條件數(shù)據(jù)讀寫(xiě)方式實(shí)現(xiàn)與外設(shè)的交互可以將聯(lián)絡(luò)信號(hào)接入C口，實(shí)現(xiàn)查詢方式220方式0的特點(diǎn)四個(gè)端口中的任一端口既可作輸入口,也可作輸出口,各端口之間沒(méi)有必然的聯(lián)系。各個(gè)端口的輸入或輸出,可以有16種不同的組合。輸出是鎖存的，輸入是不鎖存的。2218255A的工作方式80882228255A的工作方式——小結(jié)223§3可編程定時(shí)器/計(jì)數(shù)器8253-5

在微機(jī)系統(tǒng)和微機(jī)應(yīng)用系統(tǒng)中，經(jīng)常要求提供實(shí)時(shí)時(shí)鐘以實(shí)現(xiàn)定時(shí)操作和延時(shí)控制，也需要對(duì)外部事件進(jìn)行計(jì)數(shù)。內(nèi)部定時(shí)是計(jì)算機(jī)本身運(yùn)行的時(shí)間基準(zhǔn)或時(shí)序關(guān)系，計(jì)算機(jī)每個(gè)操作都是按照嚴(yán)格的肘間節(jié)拍執(zhí)行的；外部定時(shí)是外部設(shè)備實(shí)現(xiàn)某種功能時(shí)本身所需要的一種時(shí)序關(guān)系。224§3可編程定時(shí)器/計(jì)數(shù)器8253-5

本節(jié)要求了解8253-5的結(jié)構(gòu)和功能，認(rèn)識(shí)定時(shí)器/計(jì)數(shù)器芯片內(nèi)部的三個(gè)獨(dú)立的計(jì)數(shù)器，每個(gè)計(jì)數(shù)器都有自己的時(shí)鐘輸入CLK、計(jì)數(shù)輸出OUT和門(mén)控制信號(hào)GATE。能夠區(qū)別6種工作方式，并進(jìn)行工作方式的選擇和初始值計(jì)算。

2258253芯片的主要特點(diǎn)

可編程（工作方式/計(jì)數(shù)值）三個(gè)獨(dú)立的16位計(jì)數(shù)器通道對(duì)初值進(jìn)行減一計(jì)數(shù)每個(gè)計(jì)數(shù)器可按二進(jìn)制/BCD計(jì)數(shù)初值計(jì)數(shù)對(duì)象的最高頻率為2MHz每個(gè)計(jì)數(shù)器有6種不同的工作方式，均可由軟件來(lái)設(shè)定所有I/O都可與TTL兼容2268253芯片內(nèi)部結(jié)構(gòu)和工作原理最高計(jì)數(shù)速率為2.6MHz內(nèi)部有3個(gè)計(jì)數(shù)器，計(jì)數(shù)器0、1、2每個(gè)計(jì)數(shù)器內(nèi)部有1個(gè)8位的控制寄存器，1個(gè)16位的計(jì)數(shù)初值寄存器CR，1個(gè)計(jì)數(shù)執(zhí)行部件CE和1個(gè)輸出鎖存器OL執(zhí)行部件是一個(gè)16位的減法計(jì)數(shù)器2278253定時(shí)/計(jì)數(shù)器外部特性D7~D0

數(shù)據(jù)線-CS

片選-RD

讀命令

-WR

寫(xiě)命令

A1A0

端口選擇CLK

時(shí)鐘GATE

門(mén)控OUT

計(jì)數(shù)器輸出2288253的輸入信號(hào)組合與讀/寫(xiě)操作方式的對(duì)應(yīng)關(guān)系2298253的邏輯結(jié)構(gòu)

2308253的邏輯結(jié)構(gòu)

數(shù)據(jù)總線緩沖器讀/寫(xiě)控制邏輯控制字寄存器計(jì)數(shù)器初始化時(shí)，先向計(jì)數(shù)初值寄存器裝入初值，計(jì)數(shù)器啟動(dòng)后（由GATE控制），在時(shí)鐘脈沖CLK的作用下，進(jìn)行減1計(jì)數(shù)，計(jì)數(shù)值減到0時(shí)，輸出一個(gè)OUT信號(hào)，計(jì)數(shù)結(jié)束。輸出信號(hào)的波形主要由工作方式?jīng)Q定，同時(shí)還受到GATE門(mén)控信號(hào)的控制。231計(jì)數(shù)通道內(nèi)部邏輯結(jié)構(gòu)232計(jì)數(shù)通道內(nèi)部邏輯結(jié)構(gòu)計(jì)數(shù)器的結(jié)構(gòu)16（8×2）位初值寄存器16（8×2）位計(jì)數(shù)器執(zhí)行部件減一計(jì)數(shù)16（8×2）位輸出鎖存器計(jì)數(shù)器的控制GATECLKOUT2338253的計(jì)數(shù)初值定時(shí)/計(jì)數(shù)器初值的計(jì)算定時(shí)時(shí)間=時(shí)鐘脈沖周期×預(yù)置的計(jì)數(shù)初值定時(shí)頻率=時(shí)鐘脈沖頻率÷預(yù)置的計(jì)數(shù)初值8253CLK輸入脈沖的最大頻率2MHz2348253定時(shí)/計(jì)數(shù)器——編程控制字寄存器2358253定時(shí)/計(jì)數(shù)器——編程初始化操作（三個(gè)通道單獨(dú)初始化）寫(xiě)入控制字選擇計(jì)數(shù)通道設(shè)置工作方式初值的訪問(wèn)方式確定初值的數(shù)制（二進(jìn)制/BCD）計(jì)數(shù)器清零、OUT初始化寫(xiě)入初值根據(jù)控制字的規(guī)定順序邊界2368253定時(shí)/計(jì)數(shù)器——編程初始化操作——例8253基址：3F0H、通道0、方式3、BCD初值1234H編程方式字：00110111→3F6H初值：34H→3F0H、12H→3F0H2378253芯片的工作方式

可從輸出波形、啟動(dòng)觸發(fā)方式、計(jì)數(shù)過(guò)程中門(mén)控信號(hào)的影響加以區(qū)分先寫(xiě)入控制字再寫(xiě)計(jì)數(shù)初值控制字寫(xiě)入時(shí)，所有控制邏輯電路進(jìn)入復(fù)位狀態(tài)初值寫(xiě)入后，經(jīng)過(guò)一個(gè)時(shí)鐘周期，才開(kāi)始計(jì)數(shù)在時(shí)鐘上升沿對(duì)GATE采樣，以檢測(cè)是何種觸發(fā)方式在時(shí)鐘的下降沿開(kāi)始減1計(jì)數(shù)238§4串行接口通信

串行通信接口是廣泛應(yīng)用于微型計(jì)算機(jī)系統(tǒng)的另一類(lèi)I/O接口，通常用于連接一些串行傳送的外圍設(shè)備，也廣泛用于計(jì)算機(jī)的遠(yuǎn)程通信。本節(jié)在闡述串行通信的基本概念和串行通信接口原理的基礎(chǔ)上，進(jìn)而介紹典型的可編程串行通信接口8251A的特性及其應(yīng)用。通過(guò)學(xué)習(xí)，應(yīng)掌握并行通信與串行通信兩種通信方式的不同，深刻理解有關(guān)串行通信的一些基本知識(shí)、串行通信協(xié)議和標(biāo)準(zhǔn)，以及串行接口的基本原理和組成，并基本了解串行接口8251A的特性及應(yīng)用。

239串行傳送的特點(diǎn)

在一根傳輸線上即傳送數(shù)據(jù)又傳送聯(lián)絡(luò)信號(hào)

有固定的數(shù)據(jù)傳輸協(xié)議：如需要解決位的判決、字的識(shí)別

線上的通信信號(hào)一般不是TTL電平，因此與CPU通信必需傳送信息的速率要求雙方約定

240并行傳送與串行傳送串行接口和并行接口，均作為微機(jī)與外設(shè)中介，無(wú)非是傳輸方式不同，其接口結(jié)構(gòu)有共同之處。241接口結(jié)構(gòu)的共同之處面向CPU通過(guò)總線來(lái)完成，面向外設(shè)的則通過(guò)相應(yīng)的數(shù)據(jù)線和控制線來(lái)完成。242接口結(jié)構(gòu)的共同之處CPU與外設(shè)信息交互最主要的問(wèn)題是速度協(xié)調(diào)問(wèn)題，采取了以下幾種措施接口中均設(shè)置了數(shù)據(jù)寄存器或鎖存器，以緩存數(shù)據(jù)接口中設(shè)置了命令寄存器或工作方式寄存器

接口電路中設(shè)置了狀態(tài)寄存器和相應(yīng)的握手線接口中設(shè)置了中斷申請(qǐng)電路243接口結(jié)構(gòu)的共同之處串口、并口的基本功能

數(shù)據(jù)緩沖功能信號(hào)變換功能可編程功能錯(cuò)誤檢測(cè)功能尋址功能244接口結(jié)構(gòu)的不同之處并行傳送數(shù)據(jù)在多條1位寬傳輸線上同時(shí)由源傳送到目的有可編程和不可編程之分，可編程結(jié)構(gòu)居多近距離，速度快串行傳送數(shù)據(jù)在單條1位寬的傳輸線上,一位一位地按順序分時(shí)傳送有固定的數(shù)據(jù)格式遠(yuǎn)距離，成本較低，速度較慢245串行接口的結(jié)構(gòu)通用收發(fā)器（URT）通用同步/異步收發(fā)器（USART）通用異步收發(fā)器（UART）結(jié)構(gòu)接收器（RxD）發(fā)送器（TxD）控制器246數(shù)據(jù)傳送的方向247數(shù)據(jù)傳送的方向單工（Simplex）兩端僅有發(fā)送器或接收器、一個(gè)通道僅能進(jìn)行一個(gè)方向的傳送半雙工（HalfDuplex）兩端具有發(fā)送器和接收器、但只有一個(gè)通道同一時(shí)刻僅能進(jìn)行一個(gè)方向的傳送可交替的進(jìn)行雙向數(shù)據(jù)傳送全雙工（FullDuplex）兩端具有發(fā)送器和接收器、且具有兩個(gè)通道同一時(shí)刻能進(jìn)行雙向傳送248信號(hào)的調(diào)制與解調(diào)數(shù)據(jù)終端：UART、計(jì)算機(jī)一方；數(shù)據(jù)裝置：調(diào)制解調(diào)或其它數(shù)據(jù)設(shè)備一方；調(diào)制解調(diào)器解決長(zhǎng)距離的數(shù)據(jù)傳送問(wèn)題借助于電話網(wǎng)傳輸（模擬信號(hào)：音頻信號(hào)）249250調(diào)制與解調(diào)：MODEM調(diào)制解調(diào)作用：數(shù)字信號(hào)與模擬信號(hào)轉(zhuǎn)換調(diào)制：將二進(jìn)制信號(hào)調(diào)制成相應(yīng)的音頻信號(hào)（發(fā)送端）解調(diào)：對(duì)音頻信號(hào)進(jìn)行解調(diào)還原成數(shù)字信號(hào)（接收端）把發(fā)送代碼調(diào)制成正弦波長(zhǎng)距離傳輸時(shí)考慮傳輸介質(zhì)的頻帶限制零MODEM方式：不需要調(diào)制解調(diào)器傳輸距離小于15米

251數(shù)據(jù)傳送的方式根據(jù)在串行通信中，對(duì)數(shù)據(jù)流的分界、定時(shí)及同步的方法不同，對(duì)數(shù)據(jù)傳送的方式分類(lèi)：異步方式發(fā)送和接收只需短時(shí)間內(nèi)同步的數(shù)據(jù)傳送傳送單元較小（一般為一個(gè)Byte）同步方式發(fā)送和接收需長(zhǎng)時(shí)間內(nèi)同步的數(shù)據(jù)傳送傳送單元較大（傳送一個(gè)包）252信息的檢錯(cuò)與糾錯(cuò)

串行數(shù)據(jù)在遠(yuǎn)距離傳輸過(guò)程中，因噪聲和干擾較大引起誤碼，直接影響通信系統(tǒng)的可靠性。為了保證高效而無(wú)差錯(cuò)地傳送數(shù)據(jù)，對(duì)傳送的數(shù)據(jù)進(jìn)行校驗(yàn)是必不可少的重要環(huán)節(jié)。差錯(cuò)控制能力：通信系統(tǒng)的重要指標(biāo)檢錯(cuò)：發(fā)現(xiàn)傳輸中的錯(cuò)誤奇偶校驗(yàn)、方陣碼、循環(huán)冗余碼（CRC）糾錯(cuò)發(fā)現(xiàn)錯(cuò)誤之后，如何消除錯(cuò)誤反饋重發(fā)方式、自動(dòng)糾錯(cuò)253奇偶校驗(yàn)主要對(duì)一個(gè)字符的傳送過(guò)程進(jìn)行校驗(yàn)。由CPU進(jìn)行處理。發(fā)送時(shí)：在每一個(gè)字符的最高位后都附加一個(gè)奇偶校驗(yàn)位；接收時(shí)：檢查接收的字符（連同奇偶校驗(yàn)位），若“1”

的個(gè)數(shù)不符合規(guī)定，則傳輸錯(cuò)。254波特率與波特率因子波特率單位時(shí)間內(nèi)傳送二進(jìn)制數(shù)據(jù)的位數(shù)bits/