第四章4.4.1編碼器BEN

4.4若干典型的組合邏輯集成電路

引言：人們?yōu)榻鉀Q實(shí)踐上遇到的各種邏輯問題，設(shè)計(jì)了許多邏輯電路。然而，我們發(fā)現(xiàn)，其中有些邏輯電路經(jīng)常、大量出現(xiàn)在各種數(shù)字系統(tǒng)當(dāng)中。為了方便使用，各廠家已經(jīng)把這些邏輯電路制造成中規(guī)模集成的組合邏輯電路產(chǎn)品。比較常用的有編碼器、譯碼器、數(shù)據(jù)選擇器、加法器和數(shù)值比較器等等。下面分別進(jìn)行介紹。4.4.1編碼器生活中常用十進(jìn)制數(shù)及文字、符號等表示事物。數(shù)字電路只能以二進(jìn)制信號工作。編碼器譯碼器一、編碼與編碼器的概念

用二進(jìn)制代碼表示文字、符號或者數(shù)碼等特定對象的過程，稱為編碼。

實(shí)現(xiàn)編碼的邏輯電路，稱為編碼器。

思考：n位二進(jìn)制代碼可以表示多少個(gè)信號？對m個(gè)信號編碼時(shí)，應(yīng)如何確定位數(shù)n？編碼原則：n位二進(jìn)制代碼可以表示2n個(gè)信號，則對m個(gè)信號編碼時(shí)，應(yīng)由2n≥m來確定位數(shù)n。目前經(jīng)常使用的編碼器有普通編碼器和優(yōu)先編碼器兩種。

1.普通編碼器定義：任何時(shí)刻只允許輸入一個(gè)有效編碼請求信號，否則輸出將發(fā)生混亂。二、普通編碼器原理輸入：八個(gè)病房呼叫請求輸出：對病房編碼引例：一個(gè)三位二進(jìn)制普通編碼器輸入：八個(gè)信號（對象）

I0~I7

（二值量）輸出：三位二進(jìn)制代碼

Y2Y1Y0稱8線—3線編碼器

I0

I1I2

I3I4

I5

I6

I7Y2Y1Y0１０００００００００００１００００００００１００１００００００１００００１０００００１１００００１０００１０００００００１００１０１００００００１０１１００００００００１１１１2.8線-3線普通編碼器真值表設(shè)輸入信號為1表示對該輸入進(jìn)行編碼。任何時(shí)刻只允許輸入一個(gè)編碼請求表達(dá)式、電路圖？其它輸入取值組合不允許出現(xiàn)邏輯表達(dá)式邏輯圖由真值表寫出各輸出的邏輯表達(dá)式為：3.二-十進(jìn)制編碼器

重新整理得：由表達(dá)式畫出邏輯圖：識別這類請求信號的優(yōu)先級別并進(jìn)行編碼的邏輯部件成為優(yōu)先編碼器。普通編碼器定義：任何時(shí)刻只允許輸入一個(gè)有效編碼請求信號，否則輸出將發(fā)生混亂。此類編碼器存在什么缺陷？

但是在實(shí)際情況中，會遇到兩個(gè)，或者兩個(gè)以上的輸入同時(shí)為1的情況。必須根據(jù)輕重緩急，規(guī)定好這些控制對象允許操作的先后次序，即優(yōu)先級別。三、優(yōu)先編碼器(以4000系列CMOS優(yōu)先編碼器CD4532為例說明)1.特點(diǎn)：允許輸入端同時(shí)有多個(gè)編碼信號，編碼器給所有的輸入信號規(guī)定了優(yōu)先順序，當(dāng)多個(gè)輸入信號同時(shí)出現(xiàn)時(shí)，電路只對優(yōu)先權(quán)較高的一個(gè)進(jìn)行編碼。允許編碼，但無有效編碼請求正在優(yōu)先編碼芯片使能端2.CD4532引腳圖

(1)I0～I(xiàn)7為編碼輸入端，高電平有效。Y0～Y2為編碼輸出端。引腳圖（5）EO為使能輸出端，(以便組成更多輸入端的優(yōu)先編碼器)，高電平有效。（4）GS為編碼器的工作標(biāo)志，高電平有效。即當(dāng)EI為1，且至少有一個(gè)輸入端有高電平信號輸入時(shí)，GS為1，表明編碼器處于工作狀態(tài)。（3）優(yōu)先順序?yàn)镮7→I0，即I7的優(yōu)先級最高，然后是I6、I5、…、I0。（2）EI為使能輸入端，高電平有效。CD4532邏輯符號引腳圖四、編碼器的應(yīng)用例：用兩片CD4532組成16線－4線優(yōu)先編碼器，其邏輯圖如下所示，試分析其工作原理。圖4.4.5EI1

優(yōu)先編碼器——允許同時(shí)輸入兩個(gè)以上信號，并按優(yōu)先級輸出。

集成優(yōu)先編碼器舉例——74148（8線-3線）注意：該電路為反碼輸出。EI為使能輸入端(低電平有效)，EO為使能輸出端(低電平有效)，GS為優(yōu)先編碼工作標(biāo)志(低電平有