EDA綜合課程設(shè)計(jì)_第1頁
EDA綜合課程設(shè)計(jì)_第2頁
EDA綜合課程設(shè)計(jì)_第3頁
EDA綜合課程設(shè)計(jì)_第4頁
EDA綜合課程設(shè)計(jì)_第5頁
已閱讀5頁,還剩43頁未讀, 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡(jiǎn)介

會(huì)計(jì)學(xué)1EDA綜合課程設(shè)計(jì)一、EDA-V型實(shí)驗(yàn)系統(tǒng)介紹1、系統(tǒng)整體結(jié)構(gòu)圖2、將要用到的主要模塊8位七段數(shù)碼管顯示模塊;16×16點(diǎn)陣模塊;CPLD/FPGA適配器接口;12位按鍵輸入模塊;18位撥碼開關(guān)輸入模塊;蜂鳴器輸出模塊;可調(diào)數(shù)字信號(hào)源;8×2LED燈。第1頁/共48頁實(shí)驗(yàn)系統(tǒng)布局圖返回第2頁/共48頁8位七段數(shù)碼管顯示模塊第3頁/共48頁8位七段數(shù)碼管顯示模塊:

數(shù)碼管為共陰數(shù)碼管。本模塊的輸入口共有11個(gè),其中8個(gè)段信號(hào)輸入口,分別為A、B、C、D、E、F、G、DP;3個(gè)位信號(hào)輸入口,分別為SEL0、SEL1、SEL2。其中SEL0、SEL1、SEL2位于16×16點(diǎn)陣模塊區(qū),它們經(jīng)3-8譯碼器后送給數(shù)碼管作位選信號(hào),最右邊為第一位,對(duì)應(yīng)關(guān)系如下表:接口序號(hào)數(shù)碼管狀態(tài)SEL2SEL1SEL0111第1位亮110第2位亮101第3位亮100第4位亮011第5位亮010第6位亮001第7位亮000第8位亮返回第4頁/共48頁16×16點(diǎn)陣模塊第5頁/共48頁16×16點(diǎn)陣模塊;列選信號(hào)為SEL0~SEL3經(jīng)4-16線譯碼器后給出,最右邊為第一列;行選信號(hào)為L(zhǎng)0~L15,最上方為第一行。SEL3SEL2SEL1SEL0點(diǎn)亮列號(hào)1111第1列1110第2列1101第3列1100第4列1011第5列1010第6列1001第7列1000第8列0111第9列0110第10列0101第11列0100第12列0011第13列0010第14列0001第15列0000第16列返回第6頁/共48頁CPLD/FPGA適配器接口:下載該芯片時(shí)將芯片選擇開關(guān)撥向CPLD。18位撥碼開關(guān)輸入模塊:開關(guān)撥向下時(shí)為低電平,撥向上時(shí)為高電平。輸出口最左邊對(duì)應(yīng)開關(guān)D17,最右邊對(duì)應(yīng)開關(guān)D0。蜂鳴器輸出模塊;當(dāng)輸入口BELL_IN輸入高電平時(shí),蜂鳴器響。返回12位按鍵輸入模塊開關(guān)彈起時(shí)為高電平,按下時(shí)為低電平。輸出口最左邊對(duì)應(yīng)開關(guān)K1。第7頁/共48頁可調(diào)數(shù)字信號(hào)源:時(shí)鐘信號(hào)源可產(chǎn)生從1.2Hz~20MHz之間的任意頻率。該電路采用全數(shù)字化設(shè)計(jì),提供的最高方波頻率為20MHz,最低頻率為1.2Hz,并且頻率可以在這個(gè)范圍內(nèi)隨意組合變化。整個(gè)信號(hào)源共有6個(gè)輸出口(CLK0~CLK5),每個(gè)輸出口輸出的頻率各不相同,通過JP1~JP11這11組跳線來完成設(shè)置。具體設(shè)置方案見實(shí)驗(yàn)指導(dǎo)書。返回第8頁/共48頁EDA綜合課程設(shè)計(jì)(一)

——計(jì)數(shù)器及數(shù)碼顯示綜合設(shè)計(jì)第9頁/共48頁一、

實(shí)驗(yàn)?zāi)康?、

設(shè)計(jì)一個(gè)帶使能輸入、進(jìn)位輸出及同步清0的增1十進(jìn)制計(jì)數(shù)器,波形圖見圖1-1;2、

設(shè)計(jì)一個(gè)帶使能輸入及同步清0的增1十二進(jìn)制計(jì)數(shù)器,波形圖見圖1-2;3、

設(shè)計(jì)一個(gè)帶使能輸入及同步清0的六十進(jìn)制同步加法計(jì)數(shù)器;4、設(shè)計(jì)一個(gè)四位二進(jìn)制可逆計(jì)數(shù)器;5、設(shè)計(jì)一個(gè)共陰7段數(shù)碼管控制接口,要求:在時(shí)鐘信號(hào)的控制下,使6位數(shù)碼管動(dòng)態(tài)刷新顯示上述計(jì)數(shù)器的計(jì)數(shù)結(jié)果。

第10頁/共48頁8位LED顯示器接口

第11頁/共48頁EDA綜合課程設(shè)計(jì)(二)

——數(shù)字秒表設(shè)計(jì)第12頁/共48頁一、設(shè)計(jì)要求:秒表共有6個(gè)輸出顯示,分別為百分之一秒、十分之一秒、秒、十秒、分、十分,所以共有6個(gè)計(jì)數(shù)器與之相對(duì)應(yīng),6個(gè)計(jì)數(shù)器的輸出全都為BCD碼輸出,這樣便于和顯示譯碼器的連接。當(dāng)計(jì)時(shí)達(dá)60分鐘后,蜂鳴器鳴響10聲。秒表的邏輯結(jié)構(gòu)較簡(jiǎn)單,它主要由顯示譯碼器、分頻器、十進(jìn)制計(jì)數(shù)器、六進(jìn)制計(jì)數(shù)器和報(bào)警器組成。在整個(gè)秒表中最關(guān)鍵的是如何獲得一個(gè)精確的100HZ計(jì)時(shí)脈沖。除此之外,整個(gè)秒表還需有一個(gè)啟動(dòng)信號(hào)和一個(gè)歸零信號(hào),以便秒表能隨意停止及啟動(dòng)。第13頁/共48頁二、模塊結(jié)構(gòu)四個(gè)10進(jìn)制計(jì)數(shù)器:用來分別對(duì)百分之一秒、十分之一秒、秒和分進(jìn)行計(jì)數(shù);兩個(gè)6進(jìn)制計(jì)數(shù)器:用來分別對(duì)十秒和十分進(jìn)行計(jì)數(shù);分頻器:用來產(chǎn)生100HZ計(jì)時(shí)脈沖;顯示譯碼器:完成對(duì)顯示的控制。

第14頁/共48頁三、實(shí)驗(yàn)內(nèi)容及步驟:1.根據(jù)電路持點(diǎn),用層次設(shè)計(jì)概念將此設(shè)計(jì)任務(wù)分成若干模塊,規(guī)定每一模塊的功能和各模塊之間的接口。讓幾個(gè)學(xué)生分做和調(diào)試其中之一,然后再將各模塊合起來聯(lián)試。以培養(yǎng)學(xué)生之間的合作精神,同時(shí)加深層次化設(shè)計(jì)概念。2.了解軟件的元件管理深層含義,以及模塊元件之間的連接概念,對(duì)于不同目錄下的同一設(shè)計(jì),如何熔合。3.適配劃分前后的仿真內(nèi)容有何不同概念,仿真信號(hào)對(duì)象有何不同,讓學(xué)生有更深一步了解。熟悉了CPLD設(shè)計(jì)的調(diào)試過程中手段的多樣化。4.按適配劃分后的管腳定位,同相關(guān)功能塊硬件電路接口連線。5

所有模塊全用VHDL語言描述。第15頁/共48頁數(shù)字秒表內(nèi)部結(jié)構(gòu)圖。

第16頁/共48頁分時(shí)選擇模塊第17頁/共48頁四、硬件要求:主芯片EPF10K10LC84-4。

6位八段掃描共陰級(jí)數(shù)碼顯示管。二個(gè)按鍵開關(guān)(歸零,啟動(dòng))。

第18頁/共48頁五、實(shí)驗(yàn)連線:輸入接口:1.代表歸零,啟動(dòng)信號(hào)RESET、START的管腳分別連接按鍵開關(guān)。2.

蜂鳴器鳴響信號(hào)SPEAKER接蜂鳴器的輸入。3.代表計(jì)數(shù)時(shí)鐘信號(hào)CLK的管腳同2.5MHZ時(shí)鐘源相連。輸出接口:代表掃描顯示的驅(qū)動(dòng)信號(hào)管腳SEL2,SEL1,SEL0和A~G參照設(shè)計(jì)一中的連法。

第19頁/共48頁EDA綜合課程設(shè)計(jì)(三)

——數(shù)字鐘設(shè)計(jì)第20頁/共48頁一、設(shè)計(jì)要求(數(shù)字鐘的功能)1.具有時(shí),分,秒,計(jì)數(shù)顯示功能,以24小時(shí)循環(huán)計(jì)時(shí)。2.具有清零,調(diào)節(jié)小時(shí)、分鐘功能。3.具有整點(diǎn)報(bào)時(shí)功能,整點(diǎn)報(bào)時(shí)的同時(shí)LED燈花樣顯示。

第21頁/共48頁二、實(shí)驗(yàn)?zāi)康模?.掌握多位計(jì)數(shù)器相連的設(shè)計(jì)方法。2.掌握十進(jìn)制、六進(jìn)制、二十四進(jìn)制計(jì)數(shù)器的設(shè)計(jì)方法。3.鞏固多位共陰極掃描顯示數(shù)碼管的驅(qū)動(dòng)及編碼。4.掌握揚(yáng)聲器的驅(qū)動(dòng)。5.LED燈的花樣顯示。6.掌握EDA技術(shù)的層次化設(shè)計(jì)方法。

第22頁/共48頁三、硬件要求:1.主芯片EPF10K10LC84-4。2.8個(gè)LED燈。3.蜂鳴器。4.8位八段掃描共陰極數(shù)碼顯示管。5.三個(gè)按鍵開關(guān)(清零,調(diào)小時(shí),調(diào)分鐘)。

第23頁/共48頁四、實(shí)驗(yàn)原理:在同一芯片EPF10K10上集成了如下電路模塊:

1.時(shí)鐘計(jì)數(shù): 秒——60進(jìn)制BCD碼計(jì)數(shù); 分——60進(jìn)制BCD碼計(jì)數(shù); 時(shí)——24進(jìn)制BCD碼計(jì)數(shù);同時(shí)整個(gè)計(jì)數(shù)器有清零,調(diào)分,調(diào)時(shí)功能。在接近整數(shù)時(shí)間能提供報(bào)時(shí)信號(hào)。2.具有驅(qū)動(dòng)8位八段共陰掃描數(shù)碼管的片選驅(qū)動(dòng)信號(hào)輸出和八段字形譯碼輸出。3.蜂鳴器在整點(diǎn)時(shí)有報(bào)時(shí)驅(qū)動(dòng)信號(hào)產(chǎn)生。4.LED燈在整點(diǎn)時(shí)有花樣顯示信號(hào)產(chǎn)生。第24頁/共48頁五、模塊說明:各種進(jìn)制的計(jì)數(shù)及時(shí)鐘控制模塊(10進(jìn)制、6進(jìn)制、24進(jìn)制);掃描分時(shí)顯示、譯碼模塊;彩燈、揚(yáng)聲器編碼模塊;各模塊都用VHDL語言編寫。各功能模塊連接示意圖如圖所示。

第25頁/共48頁

數(shù)字鐘各模塊連接示意圖

第26頁/共48頁六、實(shí)驗(yàn)連線:輸入接口:1.代表清零、調(diào)時(shí)、調(diào)分信號(hào)RESET、SETHOUR、SETMIN的管腳分別連接按鍵開關(guān)。2.代表計(jì)數(shù)時(shí)鐘信號(hào)CLK和掃描時(shí)鐘信號(hào)CLKDSP的管腳分別同1HZ時(shí)鐘源和32HZ(或更高)時(shí)鐘源相連。輸出接口:1.代表掃描顯示的驅(qū)動(dòng)信號(hào)管腳SEL2,SEL1,SEL0和A~G參照設(shè)計(jì)一中的連法。2.代表揚(yáng)聲器驅(qū)動(dòng)信號(hào)的管腳SPEAK同揚(yáng)聲器驅(qū)動(dòng)接口SPEAKER相連。3.代表花樣LED燈顯示的信號(hào)管腳LAMP0……LAMP2同三個(gè)LED燈相連。第27頁/共48頁EDA綜合課程設(shè)計(jì)(四)

——16X16點(diǎn)陣顯示綜合實(shí)驗(yàn)

第28頁/共48頁一、

實(shí)驗(yàn)要求

設(shè)計(jì)一個(gè)共陰16X16點(diǎn)陣控制接口,要求:在時(shí)鐘信號(hào)的控制下,使點(diǎn)陣動(dòng)態(tài)點(diǎn)亮,點(diǎn)亮方式自行設(shè)計(jì),其中列選信號(hào)為16-4編碼器編碼輸出。

16X16點(diǎn)陣控制接口

第29頁/共48頁二、實(shí)驗(yàn)內(nèi)容

16X16點(diǎn)陣控制接口引腳功能

控制器的引腳功能圖如上圖所示,其中:DIN[3..0]為顯示花樣模式選擇,高電平有效;CLK為時(shí)鐘輸入端;DOTOUT[15..0]為行驅(qū)動(dòng)信號(hào)輸出;SELOUT[3..0]為列選信號(hào)輸出,為16-4編碼信號(hào)。第30頁/共48頁圖案1實(shí)現(xiàn)16X16點(diǎn)陣的16列同時(shí)從上往下依次點(diǎn)亮,全亮后16列又同時(shí)從下往上依次熄滅。第31頁/共48頁

列選信號(hào):采用與7段數(shù)碼管的位選信號(hào)一樣的處理方法,即列掃描信號(hào)頻率大于24HZ。

行驅(qū)動(dòng)信號(hào):可以采用移位的方法,可先定義一個(gè)16位的信號(hào),若最高位置為‘1’,我們采用右移的方法,使每一位都置‘1’,這就實(shí)現(xiàn)依次點(diǎn)亮;當(dāng)?shù)?位也置‘1’后,給第0位置‘0’,再采用左移的方法將每一位又重新置‘0’,這樣就實(shí)現(xiàn)了反相依次熄滅,等第15位為‘0’時(shí),又重新開始,以此循環(huán)。對(duì)于其他的顯示花樣,請(qǐng)自行設(shè)計(jì)。第32頁/共48頁三、實(shí)驗(yàn)連線將CP端接時(shí)鐘輸出,并使輸入頻率約為1MHZ,DIN[3..0]分別接4位撥碼開關(guān),DOTOUT[15..0]分別接顯示模塊的L15~L0,SELOUT[3..0]分別接顯示模塊的SEL3~SEL0。

第33頁/共48頁一、實(shí)驗(yàn)?zāi)康模?、了解點(diǎn)陣字符的產(chǎn)生和顯示原理。2、了解E2PROM和16×16點(diǎn)陣LED的工作機(jī)理。3、加強(qiáng)對(duì)于總線產(chǎn)生,地址定位的CPLD實(shí)現(xiàn)的理解。

二、硬件要求:1.

主芯片EPF10K10LC84-4。2.

可變時(shí)鐘源。3.

帶有事先編程好字庫/字符的E2PROM2864。4.

16×16掃描LED點(diǎn)陣。16X16點(diǎn)陣字符發(fā)生器

第34頁/共48頁三、實(shí)驗(yàn)原理:

16×16掃描LED點(diǎn)陣的工作原理同8位掃描數(shù)碼管類似。它有16個(gè)共陰極輸出端口,每個(gè)共陰極對(duì)應(yīng)有16個(gè)LED顯示燈。所以其掃描譯碼地址需4位信號(hào)線。

2864E2PROM存貯器是電可擦除/編程的只讀存貯器,容量為8k×8bit,有13位并行地址線和8位并行數(shù)據(jù)線,而一個(gè)完整的字符所需的存貯容間為32字節(jié)即32×8bit,也就是說2864最多可連續(xù)存256個(gè)16×16點(diǎn)陣字形。存貯方式可事先約定好。本實(shí)驗(yàn)就是要通過CPLD芯片產(chǎn)生讀時(shí)序,將字形從2864中讀出,然后產(chǎn)生寫時(shí)序,寫入16×16的點(diǎn)陣,使其掃描顯示輸出。

第35頁/共48頁四、字庫格式說明這是一16×16點(diǎn)陣字庫,一個(gè)字占32個(gè)字節(jié),例如“正”:

所對(duì)應(yīng)的32個(gè)字節(jié)是:W0“00000000”,W1“00000000”,W2“00000000”,W3“00000000”,W4“00010000”,W5“00001000”,W6“00010000”,W7“00001000”……

第36頁/共48頁四、實(shí)驗(yàn)內(nèi)容、步驟、連線1、用EPF10K10芯片產(chǎn)生2864的地址和讀信號(hào),A12~A0,OE,2816的CS片選接“0”,VPP接“1”。2、用EPF10K10芯片接收2864的數(shù)據(jù)信號(hào)D7~D0,對(duì)外產(chǎn)生16×16點(diǎn)陣的掃描驅(qū)動(dòng)電路,其中段驅(qū)動(dòng)HOUT0~7、LOUT0~7;片選地址SEL3~SEL0。3、對(duì)2864中的字符地址映射,編寫相應(yīng)的順序的讀過程信號(hào)和寫過程信號(hào),以及相應(yīng)的掃描順序。用層次化設(shè)計(jì)調(diào)試,實(shí)現(xiàn)設(shè)計(jì)功能,進(jìn)行適配劃分,根據(jù)結(jié)果調(diào)整,改進(jìn)設(shè)計(jì)。

第37頁/共48頁4、實(shí)驗(yàn)連線。(1)

輸入接口:代表掃描和地址產(chǎn)生的時(shí)鐘信號(hào)管腳同可調(diào)時(shí)鐘源相連,掃描時(shí)鐘CKDSP不低于250HZ,讀操作時(shí)鐘CLK不低于掃描時(shí)鐘的20倍;漢字選擇時(shí)鐘HZSEL在1HZ左右。代表字形數(shù)據(jù)的信號(hào)管腳D7~D0同2864的數(shù)據(jù)口相連。(2)

輸出接口:代表地址信號(hào)的管腳A0~A9同2864的地址相應(yīng)端相連;代表掃描驅(qū)動(dòng)的HOUT0~7、LOUT0~7,以及SEL0~SEL3信號(hào)管腳同16×16LED點(diǎn)陣的段驅(qū)動(dòng)和片選地址端相連;第38頁/共48頁16X16點(diǎn)陣字符發(fā)生器的功能框圖如圖所示。

第39頁/共48頁題目五交通信號(hào)燈控制電路的設(shè)計(jì)設(shè)計(jì)一個(gè)交通信號(hào)燈控制電路。要求:1、主干道和支干道交替放行,主干道每次放行30秒,支干道每次放行20秒。2、每次綠燈變紅燈時(shí),黃燈先亮5秒鐘,此時(shí)原紅燈不變。3、用十進(jìn)制數(shù)字(遞增計(jì)數(shù))顯示放行和等待時(shí)間。設(shè)計(jì)任務(wù)與要求:第40頁/共48頁第41頁/共48頁題目六彩燈控制器用給定IC設(shè)計(jì)、安裝與調(diào)試彩燈控制器,具體要求如下:(1)控制器有四組輸出,每組至少能驅(qū)動(dòng)四只LED。(2)設(shè)計(jì)用十六只LED組成的彩燈圖案。圖案的狀態(tài)變換至少有三種,并且能定時(shí)自動(dòng)切換。(3)彩燈圖案狀態(tài)變換的速度至少有快、慢兩種。(4)安裝并調(diào)試彩燈控制器

設(shè)計(jì)任務(wù)與要求:第42頁/共48頁第

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。

最新文檔

評(píng)論

0/150

提交評(píng)論