觸發(fā)器及含觸發(fā)器的PLD

1組合邏輯電路...當時的輸入...當時的輸出構(gòu)成組合邏輯電路的基本單元是門電路。在前面所學(xué)習(xí)的組合邏輯電路中，僅僅決定于2而在“時序邏輯電路”中，時序邏輯電路...當時的輸出這就要求時序邏輯電路必須具有記憶功能!不僅與...當時的輸入有關(guān)..過去的輸出而且與有關(guān)我們將要學(xué)習(xí)的“觸發(fā)器”就具有記憶功能。第6章

觸發(fā)器及含觸發(fā)器的PLD

4本章重點1、各種電路結(jié)構(gòu)的觸發(fā)器所具有的動作特點；2、觸發(fā)器邏輯功能的分類和觸發(fā)器邏輯功能的描述方法。5觸發(fā)器具有什么功能?

形象地說，它具有“一觸即發(fā)”的功能。在輸入信號的作用下，它能夠從一種狀態(tài)

(0

或1

)轉(zhuǎn)變成另一種狀態(tài)(1

或

0

)。觸發(fā)器具有什么基本特點

?1）具有兩個能自行保持的穩(wěn)定狀態(tài)1和0。2）根據(jù)不同的輸入信號可以置成1或0狀態(tài)。

觸發(fā)器是構(gòu)成時序邏輯電路的基本單元，是能夠存儲1位二值信號的單元電路。6.1概述

6觸發(fā)器如何分類?

按邏輯功能劃分：R-S觸發(fā)器；D觸發(fā)器；J-K觸發(fā)器;按觸發(fā)方式劃分：電平觸發(fā)方式；主從觸發(fā)方式；邊沿觸發(fā)方式。T觸發(fā)器等等?！?”狀態(tài)：Q=1，Q=0“0”狀態(tài)：Q=0，Q=12.有兩個穩(wěn)定狀態(tài)3.在輸入信號的作用下，雙穩(wěn)態(tài)觸發(fā)器可以從一個穩(wěn)定狀態(tài)轉(zhuǎn)換到另一個穩(wěn)定狀態(tài)。

邏輯符號RSQQRS

雙穩(wěn)態(tài)觸發(fā)器的基本特性1.有兩個互補的輸出端QQ置0端置1端通常，把在輸入信號發(fā)生變化前的觸發(fā)器狀態(tài)稱為現(xiàn)態(tài)，用Ｑn和Ｑn表示；把輸入信號發(fā)生變化后的觸發(fā)器狀態(tài)稱為次態(tài)，用Ｑn+1和Ｑn+1表示。用X表示輸入信號的集合，則觸發(fā)器的次態(tài)方程為：Ｑn+1

＝f（Ｑn

，X）

次態(tài)方程又稱為狀態(tài)方程、特征方程。81.基本結(jié)構(gòu)S：置位（置1）端R：復(fù)位（置0）端6.2.1基本RS觸發(fā)器兩互補輸出端兩輸入端反饋線QQ.1.2SR6.2RS觸發(fā)器9兩互補輸出端兩輸入端

正常情況下，兩輸出端的狀態(tài)保持相反。通常以Q端的邏輯電平表示觸發(fā)器的狀態(tài)，即Q=1，Q=0時，稱為“1”態(tài)；反之為“0”態(tài)。反饋線

基本RS觸發(fā)器2.邏輯功能QQ.1.2SR1010110復(fù)位0

結(jié)論:不論觸發(fā)器原來為何種狀態(tài)，當S=1，

R=0時，

將使觸發(fā)器置“0”或稱為復(fù)位。(1)S=1，R

=0QQ.1.2SR11

010

0

0110Qn

：輸入信號到來前觸發(fā)器的狀態(tài)，簡稱原狀態(tài)；Qn+1

：輸入信號到來后觸發(fā)器的狀態(tài)，簡稱次態(tài)。QnQn+1置01201001置位1

結(jié)論:不論觸發(fā)器原來為何種狀態(tài)，當S=0，

R=1時，

將使觸發(fā)器置“1”或稱為置位。(2)S=0，R

=1QQ.1.2SR13QnQn+1

010

0

0110Qn

表示觸發(fā)器的原狀態(tài)；Qn+1

表示觸發(fā)器的次態(tài)。1

0

0

11

0

11稱為“置1”!14設(shè)原態(tài)為“1”態(tài)1110001觸發(fā)器保持“1”態(tài)不變1

當S=1，

R=1時，觸發(fā)器保持原來的狀態(tài)，

即觸發(fā)器具有保持、記憶功能。QQ.1.2SR(3)S=1，R

=115QnQn+1

010

0

0110Qn

表示觸發(fā)器的原狀態(tài)；Qn+1

表示觸發(fā)器的次狀態(tài)。1

0

0

11

0

11110

011

1

1稱為“保持”!1601110011111110若G1先翻轉(zhuǎn)，則觸發(fā)器為“0”態(tài)“1”態(tài)(4)S=0，R

=0

當信號S=R

=0同時變?yōu)?時，由于與非門的翻轉(zhuǎn)時間不可能完全相同，觸發(fā)器狀態(tài)可能是“1”態(tài)，也可能是“0”態(tài)，不能根據(jù)輸入信號確定。若先翻轉(zhuǎn)QQ.1.2SR17RSQnQn+1

010

0

0110Qn

表示觸發(fā)器的原狀態(tài)；Qn+1

表示觸發(fā)器的次狀態(tài)。10

0

1101

10001*0011*0狀態(tài)同時消失以后輸出狀態(tài)不定!110

0111

1稱為“保持”!

18基本R－S

觸發(fā)器狀態(tài)表邏輯符號R(ResetDirect)-直接置“0”端(復(fù)位端)S(SetDirect)-直接置“1”端(置位端)QQSRSRQ100置0011置111不變保持001*不定功能低電平有效1*表示不正常狀態(tài)，0信號消失后，觸發(fā)器狀態(tài)不定。注意：19由或非門組成的基本RS觸發(fā)器QQ≥1≥1SRQQSRS

RQQn+10000010110101111010101010100110*0*基本RS觸發(fā)器21例：在左圖的基本RS觸發(fā)器電路中，已知輸入電壓波形，畫出輸出端對應(yīng)的電壓波形。01X010X111X保持00X禁止QnQn+1QQQQSRRS觸發(fā)器的狀態(tài)方程：

Qn+1＝S＋RQnRS觸發(fā)器的約束條件：

R＋S＝1（RS=0）6.2

RS觸發(fā)器功能表Qn(保持)111（置1）100（置0）01不穩(wěn)Qn+100R

SRSQn01000111101110Φ00Φ1010基本RS觸發(fā)器QRSQ12Ｑ2tpdtpd2tpdtpdＲＳＱ波形圖轉(zhuǎn)換條件觸發(fā)器狀態(tài)狀態(tài)轉(zhuǎn)換方向狀態(tài)轉(zhuǎn)換圖Ｓ＝０Ｒ＝１Ｓ＝１01Ｒ＝０Ｓ＝1Ｒ＝１Ｓ＝1Ｒ＝１功能表Qn(保持)111（置1）100（置0）01不穩(wěn)Qn+100R

S基本RS觸發(fā)器QRSQ12246.2.2具備時鐘控制的RS觸發(fā)器

在實際應(yīng)用中，為協(xié)調(diào)數(shù)字系統(tǒng)各部分的動作，常常要求某些觸發(fā)器于同一時刻動作。此時觸發(fā)器的翻轉(zhuǎn)不但要受輸入端的控制，更重要的是要求各觸發(fā)器能按一定時間節(jié)拍動作。為此,必須引入同步信號,使這些觸發(fā)器只有在同步信號到達時才按輸入信號改變狀態(tài)。通常把這個同步信號叫做時鐘脈沖（ClockPulse），簡稱時鐘，用CP表示。這種受時鐘信號控制的觸發(fā)器統(tǒng)稱為時鐘觸發(fā)器。最簡單的時鐘觸發(fā)器：鐘控RS觸發(fā)器。25不變Qn××0說明Qn+1SRCP同步（鐘控）RS觸發(fā)器

同步RS觸發(fā)器特性表××011不變不變01置00011011101010110置1110100111不變不變不變Qn001111001*1*不定×111工作原理:約束條件：SR=01）當

CP=0時：觸發(fā)器保持原來狀態(tài)不變；2）當

CP=1時：觸發(fā)器的邏輯功能與RS觸發(fā)器相似，區(qū)別在于R、S端信號為高有效。26時序波形圖：CPSR2tpd3tpd2tpd3tpd同步RS觸發(fā)器符號圖：Q

Q27例1：畫出鐘控R－S

觸發(fā)器的輸出波形RSCP不定不定鐘控R－S狀態(tài)表CP高電平時觸發(fā)器狀態(tài)由R、S確定QQ0100SR01

010111不定Qn+1Qn28同步R-S觸發(fā)器的動作特點1.當CP=0時,無論R、S為何種取值組合，輸出端均“保持原態(tài)”；2.

CP=1的全部時間里，R、S的變化都將引起觸發(fā)器輸出端狀態(tài)的變化,即輸入信號多次發(fā)生變化則觸發(fā)器的狀態(tài)也會多次翻轉(zhuǎn)(空翻現(xiàn)象)。29存在問題：時鐘脈沖不能過寬，否則出現(xiàn)空翻現(xiàn)象，即在一個時鐘脈沖期間觸發(fā)器翻轉(zhuǎn)一次以上。CP克服辦法：采用（主從或邊沿）觸發(fā)器。00SR01010111不定Qn+1QnQ=SQ=R30例2：畫出同步RS觸發(fā)器的輸出波形。假設(shè)Q的初始狀態(tài)為0。QCPRSCP回到低電平后狀態(tài)不定“空翻”即輸出端隨輸入信號的多次變化將發(fā)生多次翻轉(zhuǎn)。QQ1R1SC1CPRS31練習(xí)：畫出同步RS觸發(fā)器的輸出端波形圖。CPRSQQ假設(shè)Q的初始狀態(tài)為0。

在CP=0期間，觸發(fā)器的狀態(tài)“保持”狀態(tài)不定QQ1R1SC1CPRS32Qn→

Qn+1SR000110110×1001×0

同步RS觸發(fā)器驅(qū)動表觸發(fā)器邏輯功能描述方法同步RS觸發(fā)器特性表SRQnQn+1000001011010111101010101010011不定不定33

RS觸發(fā)器的特性方程：QnRS000111100101X011X0Qn+1RS觸發(fā)器的狀態(tài)轉(zhuǎn)換圖：（約束條件）QRS010110X00XRS觸發(fā)器的卡諾圖：觸發(fā)器狀態(tài)轉(zhuǎn)換條件狀態(tài)轉(zhuǎn)換方向6.2.3RS觸發(fā)器應(yīng)用示例

b.Ｋ由B扳向A端，并且震顫幾次，相當于ＲＳ＝０１（或１１）a.Ｋ由A扳向B端，并且震顫幾次，相當于ＲＳ＝１０（或１１）０１０１無震顫開關(guān)電路機械開關(guān)在靜止到新的位置之前其機械觸頭將要震顫幾次。圖示電路可以解決震顫問題。設(shè)初始時Ｋ接Ｒ端，基本原理如下：１０１１０１０１０１

為了適用于單輸入信號的場合，把同步RS觸發(fā)器做成D觸發(fā)器形式。35基本RS觸發(fā)器導(dǎo)引門電路6.3.1電平觸發(fā)型D觸發(fā)器

CPD6.3D觸發(fā)器CPQQRDSDD36(2)功能分析011輸出端

保持原狀態(tài)CP=0CPQQRDSDD37110110結(jié)論：Qn+1=D0110101011CP=1（無約束條件）CPQQRDSDDCPQQRDSDD381000

1010

1101

11110XX保持b.功能表CPDQnQn+1

Qn+1=Dc.特性方程D鎖存器a.邏輯符號QQ1DC1RDSDDCPRS優(yōu)點

：克服了約束條件的限制；存在問題：在CP＝1期間，輸出狀態(tài)隨輸入狀態(tài)的變化而變化。電平觸發(fā)型D觸發(fā)器

40CPDQQ1000

1010

1101

11110XX保持CPDQnQn+1

功能表練習(xí)、電路如左上圖，且已知Qn=0。根據(jù)CP及D的波形畫出輸出端的波形。4112345671413121110981D2D允許3D4DNCVCC1Q2Q3Q4QNCGND允許74LS77(4位鎖存器)

這一類的D鎖存器，有集成組件的產(chǎn)品，如74LS77(4位鎖存器)、74LS75(4位雙穩(wěn)態(tài)鎖存器)，等等。即CP1,2即CP3,442D觸發(fā)器D觸發(fā)器的特性方程：Qn+1=DD觸發(fā)器的狀態(tài)轉(zhuǎn)換圖：QD011001D觸發(fā)器的狀態(tài)轉(zhuǎn)換圖：QD0CPDQn+1說明011×01Qn01不變置0置1D觸發(fā)器特性表43邊沿觸發(fā)器的電路結(jié)構(gòu)與動作特點為了免除CP=1期間輸入控制電平不許改變的限制，可采用邊沿觸發(fā)器。其特點是：觸發(fā)器只在時鐘跳轉(zhuǎn)時發(fā)生翻轉(zhuǎn)，而在CP=1或CP=0期間，輸入端的任何變化都不影響輸出。

目前已用于數(shù)字集成電路產(chǎn)品中的邊沿觸發(fā)器電路主要有：維持阻塞觸發(fā)器，CMOS傳輸門的邊沿觸發(fā)器，利用門電路傳輸延遲時間的邊沿觸發(fā)器等。44a.功能表DCPQQ6.3.2邊沿觸發(fā)型D觸發(fā)器

DCPQQ上升沿翻轉(zhuǎn)下降沿翻轉(zhuǎn)上升沿觸發(fā)下降沿觸發(fā)b.特性方程Qn+1=Dc.邏輯符號45例：D

觸發(fā)器工作波形圖CPDQ上升沿觸發(fā)翻轉(zhuǎn)46集成的邊沿

D觸發(fā)器簡介:雙D型正邊沿觸發(fā)器7474(帶預(yù)置和清除端)六D型觸發(fā)器74174單路輸出共直接清除四D型觸發(fā)器74175互補輸出共直接清除邊沿觸發(fā)型D觸發(fā)器

Q【例6-2】圖6-11中為上升沿觸發(fā)型D觸發(fā)器的輸入信號和時鐘脈沖波形，設(shè)觸發(fā)器的初始狀態(tài)為0，確定輸出信號Q的波形。解：

把握邊沿觸發(fā)型D觸發(fā)器工作特性的關(guān)鍵是，確認每個時鐘脈沖CP上升沿之后的輸出狀態(tài)等于該上升沿前一瞬間D信號的狀態(tài)，此狀態(tài)將保持到下一個時鐘脈沖CP上升沿到來時。由此可畫出輸出Q的波形如圖6-11所示。圖6-11例6-2波形圖Q

【例6-3】圖6-12為邊沿D觸發(fā)器構(gòu)成的電路圖，設(shè)觸發(fā)器的初始狀態(tài) Q1Q0=00，試確定Q0及Q1在時鐘脈沖作用下的波形（參考圖6-13）。最后用QuartusII的時序仿真器驗證。圖6-12例6-3電路圖6-13例6-3波形圖解：由于兩個D觸發(fā)器的輸入信號分別為另一個D觸發(fā)器的輸出，因此在確定它們的輸出端波形時，應(yīng)分段交替畫出Q0及Q1的波形（圖6-13）。第1個CP脈沖到來時，初始狀態(tài)Q0Q1=00，D0=1，D1=0，因此Q0=1，Q1=0；第2個CP脈沖到來時，現(xiàn)態(tài)Q0Q1=10，D0=1，D1=1，因此Q0=1，Q1=1；第3個CP脈沖到來時，現(xiàn)態(tài)Q0Q1=11，D0=0，D1=1，因此Q0=0，Q1=1；第4個CP脈沖到來時，現(xiàn)態(tài)Q0Q1=01，D0=0，D1=0，因此Q0=0，Q1=0。50練習(xí)：邏輯電路和輸入信號如圖所示，畫出觸發(fā)器Q端的波形。觸發(fā)器的初態(tài)均為0。DCPC11DRQQCPDQ51例、

D觸發(fā)器應(yīng)用舉例--四路優(yōu)先判決電路發(fā)光二極管Q3Q4Q2Q1Q4Q3Q1Q2D1D2D3D4CLR1KHZ+5V74LS17574175：四D型觸發(fā)器,互補輸出,共直接清除52Q3Q4Q2Q1Q4Q3Q1Q2D1D2D3D4CLR1KHZ+5V74LS175000011111四個發(fā)光二極管均不亮!等待有人啟動按鈕賽前先清零53Q3Q4Q2Q1Q4Q3Q1Q2D1D2D3D4CLR1KHZ+5V74LS17510012號選手搶答成功

時鐘的頻率越高，區(qū)分選手按鍵先后的分辨率就越高。這時其它按鈕被按下也沒反應(yīng)。6.4主從觸發(fā)器

6.4.1主從RS觸發(fā)器

主從RS觸發(fā)器就是用兩個同步RS觸發(fā)器連接而成的。

為了克服同步觸發(fā)器存在的空翻（CP=1）問題，可以采用主從結(jié)構(gòu)。

其中時鐘信號CP，通過一個反相器使其互補控制主、從觸發(fā)器。工作原理：

CP=1時，主觸發(fā)器工作，從觸發(fā)器由于CP=0被封死，觸發(fā)器狀態(tài)不變;

CP=0時，主觸發(fā)器被封死，觸發(fā)器狀態(tài)保持。

CP由1變0時，從觸發(fā)器被打開，主觸發(fā)器狀態(tài)傳給從觸發(fā)器，觸發(fā)器狀態(tài)翻轉(zhuǎn)。工作特點：F主、F從輪流工作。CPSRQnQn+1×××0000101001011111×01010101Qn0111001*1*綜合上述分析，主從觸發(fā)器一個CP只能翻轉(zhuǎn)一次。主從RS觸發(fā)器的特性表*CP回到低電平后輸出狀態(tài)不定！下降沿翻轉(zhuǎn)a.主從RS觸發(fā)器的邏輯符號:Q1RQ1SC1CPQQQQ1R1SC1CP1122RSR、S不相等時QQ1R1SC1RSCP

主從RS觸發(fā)器只在時鐘跳變沿翻轉(zhuǎn)，即一個時鐘脈沖只翻轉(zhuǎn)一次，所以克服了空翻問題。

與同步RS觸發(fā)器一樣仍存在約束條件問題。

為了克服約束條件問題，又引出了主從JK觸發(fā)器。關(guān)于主從JK觸發(fā)器，稍后再介紹。b.動作特點：

但由于其主觸發(fā)器和從觸發(fā)器仍是同步RS觸發(fā)器，在CP=1期間，Q’和Q’的狀態(tài)仍隨R、S的變化而改變。故它還不屬真正的邊沿觸發(fā)器。QCPSRQ例.

在主從RS觸發(fā)器的電路中,若CP、S和R的電壓波形如圖所示，試畫出Q和Q端的電壓波形。設(shè)Q的初始狀態(tài)為0。RS觸發(fā)器的電路結(jié)構(gòu)演變過程由兩個與非門構(gòu)成基本R－S觸發(fā)器由四個與非門構(gòu)成同步R－S觸發(fā)器由九個與非門構(gòu)成主從R－S觸發(fā)器公共結(jié)構(gòu)讓其接受時鐘控制克服空翻6.4.2主從JK觸發(fā)器

為了克服主從RS觸發(fā)器的約束條件問題，只需將其輸出端Q和Q分別與其輸入端R和S連接，并另引入兩個輸入端，分別叫J和K用以與RS觸發(fā)器區(qū)別。這樣就構(gòu)成了主從JK觸發(fā)器。R1

＝KQn.S1

＝JQn.R1=S1=0，Q保持；QQF主F從主從JK觸發(fā)器的工作原理:R1=Qn

，S1

＝Qn

，Q翻轉(zhuǎn)；(1)J＝K=0(2)J=K=1R1

＝KQn.S1

＝JQn.QQRSCCPQQQQRSCCP1122JK(3)J=0，K=11010F主F從R1=QnKS1=QnJ假設(shè)Qn=1=1=01010001結(jié)論：Qn+1=J＝0!Qn+1=J＝0，在CP從1變?yōu)?后出現(xiàn)。

稱為“下降沿翻轉(zhuǎn)”1QQRSCCPQQQQRSCCP1122JK(3)J=0，K=1，1010F主F從R1=QnKS1=QnJ并假設(shè)Qn=0=0=0000101結(jié)論：Qn+1=J＝0!QQRSCCPQQQQRSCCP1122JK010

同理可以證明：無論Qn是什么狀態(tài)，只要J＝1且K＝0，則Qn+1=J=1！證明過程略去。階段性小結(jié)：0110JKQn

Qn+1

結(jié)論：無論Qn是什么值，J=0，K=1時，Qn+1服從于J

！066結(jié)論：CP=1時，F(xiàn)主狀態(tài)由J、K決定，F(xiàn)從狀態(tài)不變。CP下降沿()觸發(fā)器翻轉(zhuǎn)（F從狀態(tài)與F主狀態(tài)一致）。CP=0時，主觸發(fā)器被封死，觸發(fā)器狀態(tài)保持不變。工作特點：F主、F從輪流工作。QQRSCCPQQQQRSCCP1122JKa.功能表：00Qn11Qn01

0

10

1

JKQn+1

b.特性方程：c.邏輯符號:主從JK觸發(fā)器J、K不同，服從J保持計數(shù)QQ1K1JC1SDRDKJCPQQ1K1JC1SDRDKJCP上升沿翻轉(zhuǎn)集成的主從

JK

觸發(fā)器簡介:與門輸入JK主從觸發(fā)器7472(帶預(yù)置和清除端)J=J1J2J3,K=K1K2K3雙JK觸發(fā)器7476(帶預(yù)置和清除端)雙JK觸發(fā)器7478(帶預(yù)置端、共清除端、共時鐘端)雙JK主從觸發(fā)器74107(帶清除端)雙JK主從觸發(fā)器74111(帶數(shù)據(jù)鎖定)例1：畫出主從JK觸發(fā)器輸出端波形圖。JKQn+1

00Qn11Qn01

010

1CPJKQQQKJCSDRD注意：這里J、K在CP=1期間沒有變化。例2：討論Q1、Q2

的輸出波形CP假設(shè)初始狀態(tài)Qn=0Q1Q2看懂邏輯符號；熟練使用功能表。JKCPQ1JKCPQ271練習(xí)：畫出下圖所示各電路中輸出端的波形圖（初始狀態(tài)為0）：CP123456ACP123456ABQ1JQ2輸出沒有回送到輸入端，不妨也稱其為“開環(huán)”。Q1JKACPJKQ2CPAB=1例4：畫出下圖所示電路中各輸出端的波形圖：CP123456AJ1K1Q1ACPJ2K2Q2=1初始狀態(tài)為00J1Q2Q1J2輸出已經(jīng)回送到輸入端，那么就稱其為“閉環(huán)”。三、主從觸發(fā)器的動作特點CP下降沿到來時，F(xiàn)主的輸出傳遞到F從，翻轉(zhuǎn)完成。CPCP=1期間，主觸發(fā)器接收輸入端的信號主從觸發(fā)器有兩種結(jié)構(gòu)：（1）Q和Q沒有反饋到輸入端，如主從RS觸發(fā)器，及其由它派生出的各種觸發(fā)器，其主觸發(fā)器仍存在空翻問題。（2)Q和Q反饋到輸入端，如主從JK觸發(fā)器，及其由它派生出的D、T觸發(fā)器等，存在一次變化問題?，F(xiàn)象如下:CPD如：由主從JK觸發(fā)器派生的D觸發(fā)器：設(shè)Qn=0存在“一次變化”問題。Q實際為什么當cp下降沿到來時，Q（從觸發(fā)器的狀態(tài)）不按此刻輸入信號的狀態(tài)變化呢？一次變化問題QQQQRSC22cdabCPCPDQ,Q,F從F主解釋如下:CPDQ,110101001011設(shè)Qn=0保持跟隨D端初始狀態(tài)00Q實際110保持保持注意圖中反饋線已將b門封死。QQQQRSC22cdabCPCPDQ,Q,F從F主歸納

產(chǎn)生上述輸出結(jié)果的根本原因是：

主觸發(fā)器是一個同步RS觸發(fā)器，且有一對互補的交叉反饋信號加在輸入端，在cp=1期間當輸入信號變化時，其狀態(tài)能且只能改變一次；

于是導(dǎo)致主觸發(fā)器在CP=1期間，可能記憶一個錯誤的狀態(tài)，等到CP下降沿到來時，Q狀態(tài)跟隨Q’的錯誤狀態(tài)翻轉(zhuǎn)。QQQQRSC22cdabCPCPDQ,Q,F從F主

只有在CP=1的全部時間里輸入始終保持不變的條件下，用CP下降沿到來時的輸入狀態(tài)決定觸發(fā)器的次態(tài)才肯定是對的。否則，必須考慮CP=1期間輸入端狀態(tài)的全部變化過程，才能確定CP下降沿到來時觸發(fā)器的次態(tài)。結(jié)論

因此，在CP＝1期間，一般不允許J、K發(fā)生變化，于是設(shè)法通過改變電路結(jié)構(gòu)而取消這一限制。在使用主從結(jié)構(gòu)觸發(fā)器時必須注意：

主從J－K觸發(fā)器小結(jié)1.熟練掌握JK觸發(fā)器邏輯符號的全部含義。2.熟練掌握并正確運用JK觸發(fā)器的功能表、特性方程。QQKJCSDRDQQKJCSDRD3.主從JK觸發(fā)器沒有空翻、約束條件問題，但存在“一次變化”問題。例.

在主從JK觸發(fā)器電路中,已知CP、J、K的電壓波形如圖所示，試畫出與之對應(yīng)的輸出電壓波形。設(shè)觸發(fā)器初態(tài)為0。第一個CP高電平期間輸入始終為J=1，K=0。第二個CP高電平期間K端狀態(tài)發(fā)生過變化,因而不能簡單地以CP下降沿到達時J、K的狀態(tài)來決定觸發(fā)器的次態(tài)。JKQCP1234CP下降沿到來之前，J=0，K=1，主觸發(fā)器被置0，所以雖然CP下降沿來時，J=K=0，從觸發(fā)器仍按主觸發(fā)器的狀態(tài)被置0。第三個CP下降沿來時，J=0，K=1，按功能表應(yīng)有Qn+1=0；所以CP下降沿到達后，從觸發(fā)器按主觸發(fā)器的狀態(tài)被置1。0101111100保持但CP高電平期間出現(xiàn)J=K=1，且觸發(fā)器狀態(tài)為0，故CP下降沿到來之前主觸發(fā)器被置1。Qn=0時，主觸發(fā)器只能接受置1信號，Qn=1時，主觸發(fā)器只能接受置0信號。其結(jié)果是在CP=1期間，主觸發(fā)器只有可能翻轉(zhuǎn)一次，一旦翻轉(zhuǎn)了就不會翻回原來的狀態(tài)。即一次變化現(xiàn)象。QQRSCCPQQQQRSCCP1122JKF主F從邏輯符號：CPJKQnQn+1×××

0000101001011111×01010101Qn011100101J1KC1QJCPK＞Qn10Qn特性表6.4.3邊沿觸發(fā)型JK觸發(fā)器

JK觸發(fā)器的特性方程：Qn+1=JQn+KQnQnJK000111100100011011Qn+1JK觸發(fā)器的狀態(tài)轉(zhuǎn)換圖:QJK0110、1101、110XX0邊沿觸發(fā)型JK觸發(fā)器

邊沿觸發(fā)型JK觸發(fā)器

邊沿觸發(fā)型JK觸發(fā)器

856.5

觸發(fā)器的邏輯功能分類及相互間的轉(zhuǎn)換一、分類1.RS觸發(fā)器：在CP脈沖操作下，根據(jù)R、S情況的不同，凡是具有置0、置1和保持功能的電路，都叫RS觸發(fā)器。2.D觸發(fā)器：在CP操作下，根據(jù)D的不同，凡是具有置1、置0功能的電路，都稱為D觸發(fā)器。3.JK觸發(fā)器：在CP操作下，根據(jù)J、K的不同，凡是具有置1、置0、翻轉(zhuǎn)、保持功能的電路，都稱為JK觸發(fā)器。86觸發(fā)器的邏輯功能分類3.T觸發(fā)器：在CP操作下，根據(jù)T的不同，凡是具有保持和翻轉(zhuǎn)功能的電路，都稱為T觸發(fā)器。T觸發(fā)器特性表：TQnQn+100110101011001T=0T=0Qn+1=QnQn+1=QnT觸發(fā)器狀態(tài)轉(zhuǎn)換圖:T=1T=1邏輯符號:T觸發(fā)器的特性方程：C1QT1NCP87觸發(fā)器的邏輯功能分類4.T′觸發(fā)器：在CP操作下，只具有翻轉(zhuǎn)功能的電路稱為T′觸發(fā)器。T′觸發(fā)器特性表：T′觸發(fā)器的特性方程：6.5.1D觸發(fā)器向其它觸發(fā)器轉(zhuǎn)換

1．D觸發(fā)器轉(zhuǎn)換成JK觸發(fā)器仍為上升沿觸發(fā)翻轉(zhuǎn)特性方程對比法：由此可知：

◆

實現(xiàn)觸發(fā)器之間的相互轉(zhuǎn)換的關(guān)鍵

是設(shè)計一個轉(zhuǎn)換電路，然后求出該轉(zhuǎn)換電路輸出端的邏輯表達式，即需要轉(zhuǎn)換的觸發(fā)器的驅(qū)動方程?！?/p>

轉(zhuǎn)換電路的輸入信號是轉(zhuǎn)換后觸發(fā)器的輸入信號和Q、Q

信號，而輸出信號則為需要轉(zhuǎn)換的觸發(fā)器

的輸入。

◆

轉(zhuǎn)換前后觸發(fā)方式不變。3.D觸發(fā)器轉(zhuǎn)換成T、T＇觸發(fā)器6.5.2JK觸發(fā)器轉(zhuǎn)換為D觸發(fā)器

特性方程對比法：JK轉(zhuǎn)換成D觸發(fā)器：JK：Qn+1=JQn+KQnD：Qn+1=D=D（Qn+Qn)=DQn+DQn，對比得到：K=D，J=D仍為下降沿觸發(fā)翻轉(zhuǎn)91

將JK觸發(fā)器轉(zhuǎn)換為T

觸發(fā)器T

CQJKSDRDQT觸發(fā)器狀態(tài)表T

Qn+1

01QnQn(保持功能)(計數(shù)功能)J

K

Qn+1

00Qn

010

101

11Qn

JK觸發(fā)器狀態(tài)表當J=K時，兩觸發(fā)器狀態(tài)相同仍為下降沿觸發(fā)翻轉(zhuǎn)92練習(xí)：JK觸發(fā)器轉(zhuǎn)換成T′觸發(fā)器CQKJ1CPJ=K=12023/1/1393湘潭大學(xué)信息工程學(xué)院矩形脈沖波常作為時鐘信號。波形的好壞直接關(guān)系到電路能否正常工作。為了定量描述矩形脈沖波，通常采用如圖所示參數(shù)。

trtf0.1Vm0.5Vm0.9VmTWVmT脈沖波形參數(shù)6.6基于觸發(fā)器的濾波電路設(shè)計1.脈沖參數(shù)和信號頻率概念2023/1/1394脈沖周期T——周期性重復(fù)的脈沖序列中，相鄰兩個脈沖間的時間間隔。脈沖頻率f——頻率f表示單位時間內(nèi)脈沖重復(fù)的次數(shù)，脈沖幅度Vm——脈沖波形的電壓最大變化幅度。頻率與周期的關(guān)系是倒數(shù)關(guān)系：F=1/T2023/1/1395湘潭大學(xué)信息工程學(xué)院

脈沖寬度Tw——從脈沖波形上升沿上升到0.5Vm起到下降沿下降到0.5Vm止的時間。上升時間tr——脈沖波形的上升沿從0.1Vm上升到0.9Vm所需時間。下降時間tf——脈沖波形的下降沿從0.9Vm下降到0.1Vm所需時間。占空比q——脈沖寬度Tw與脈沖周期T之比即

trtf0.1Vm0.5Vm0.9VmTWVmT脈沖波形參數(shù)2.去抖動電路設(shè)計3.時序仿真

時序仿真6.7延時電路的設(shè)計與測試

1.設(shè)計一個庫元件2.設(shè)計頂層電路

3.時序仿真

時序仿真6.8含觸發(fā)器的PLD結(jié)構(gòu)6.8.1通用可編程邏輯器件GAL不可編程或陣列可編程與陣列I2I0I1O2O0O1可編程輸出邏輯宏單元（OLMC）

2.GAL16V8的電路結(jié)構(gòu)及工作原理普通型GAL器件GAL16V8含有：

8個輸入緩沖器

8個輸出緩沖器

8個反饋／輸入緩沖器

8個輸出邏輯宏單元與門陣列(與門陣列由8×8個與門組成，共形成64個乘積項，每個與門有32個輸入端)

GAL16V8的邏輯電路圖如下頁所示：OLMCOLMCOLMCOLMC…………123456789191817161514131211GAL16V8邏輯圖OLMC邏輯結(jié)構(gòu)圖CKOE來自與陣列PTMUX011110010010-11-0-10-001MUXFMMUUXXOSTQQDG1CKOEG2AC0AC0AC1(n)AC1(m)I/O(n)AC1(n)Vcc來自鄰級輸出（m）反饋XOR(n)幻燈片11幻燈片8SYN：同步控制字1位，八個輸出邏輯宏單元共用；AC0：結(jié)構(gòu)控制字1位，八個輸出邏輯宏單元共用；AC1(n)：結(jié)構(gòu)控制字8位，每個輸出邏輯宏單元一個；XOR(n)：極性控制字8位，每個輸出邏輯宏單元一個；PT：乘積項禁止控制字64位，每個與門一個。GAL16V8的結(jié)構(gòu)控制字

PT(乘積項)禁止位32位XOR(n)4位AC01位結(jié)構(gòu)控制AC1(n)8位SYN1位XOR(n)4位PT(乘積項)禁止位32位PT63PT31PT32PT082位121314151617181912······19結(jié)構(gòu)控制字及其功能：（1）同步位SYN

確定GAL器件的輸出模式：當SYN=0

時，器件具有寄存器型輸出能力；當SYN=1

時，器件具有純組合型輸出能力。（2）結(jié)構(gòu)控制位AC0

這一位對于8個OLMC是公共的，它與OLMC各自的AC1(n)配合，控制各個多路開關(guān)。（3）結(jié)構(gòu)控制位AC1(n)

共有8位，每個OLMC(n)有單獨的AC1(n)。對GAL16V8來說，n為12~19。（4）極性控制位XOR(n)

用于控制輸出信號的極性。當XOR(n)=0時，輸出信號低有效；當XOR(n)=1時，輸出信號高有效。（5）乘積項禁止位PT

共64位，分別控制與門陣列中的64個乘積項，以便屏蔽某些不用的乘積項。高有效

01011腳為CK，11為OE低有效寄存器型輸出

0100高有效

01111腳為CK，11為OE，至少另有一個OLMC是寄存器型輸出低有效寄存器型組合輸出

0110高有效

11111腳和11為數(shù)據(jù)輸入，三態(tài)門的選通信號是第一乘積項低有效選通組合輸出

1110高有效

10011腳和11為數(shù)據(jù)輸入，三態(tài)門總是選通低有效專用組合輸出

10001腳和11為數(shù)據(jù)輸入，三態(tài)門禁止∕專用輸入模式

101∕備注輸出極性配置功能SYNAC0AC1(n)XOR(n)OLMC的配置控制幻燈片11幻燈片15幻燈片5

通用陣列邏輯（GAL）GAL的3種工作模式GAL器件寄存器模式復(fù)合模式簡單模式返回

OLMC中除了包含或門陣列和D觸發(fā)器之外，還有了4個多路選擇器（MUX），其中4選1TSMUX用來選擇輸出方式和輸出極性，2選1OMUX用來選擇輸出信號，4選1FMUX用來選擇反饋信號。

寄存器型輸出010功能AC1(n)AC0SYN低有效高有效01輸出極性XOR(n)此時，引腳1為CK，引腳11為OE來自與陣列CKCKOEOEI/O(n)XOR(n)來自鄰級輸出(m)NC反饋OLMC(n)DQQNC寄存器輸出結(jié)構(gòu)

1．寄存器模式寄存器型組合輸出110功能AC1(n)AC0SYN低有效高有效01輸出極性XOR(n)此時，CK和OE無任何邏輯功能

注意：

AC0、AC1（n）決定這一級OLMC為組合輸出，此時GAL器件中至少有一個OLMC是寄存器輸出。來自與陣列CKCKOEOEI/O(n)來自鄰級輸出(m)NC反饋OLMC(n)XOR(n)寄存器模式組合輸出雙向口結(jié)構(gòu)

選通組合輸出111功能AC1(n)AC0SYN低有效高有效01輸出極性XOR(n)引腳13~18可配制此結(jié)構(gòu)來自與陣列CKCKOEOEI/O(n)來自鄰級輸出(m)NCNCNCNCNC反饋OLMC(n)XOR(n)引腳1和11為數(shù)據(jù)輸入端，選通信號為第一乘積項幻燈片15幻燈片5組合輸出雙向口結(jié)構(gòu)2．復(fù)合模式復(fù)合模式專用輸入模式101功能AC1(m)AC0SYN引腳1和11為數(shù)據(jù)輸入端，三態(tài)門禁止CKCKOEOEI/O(n)來自鄰級輸出(m)NCNCNCNC反饋OLMC(n)NC反饋輸入結(jié)構(gòu)3．簡單模式簡單模式

現(xiàn)在應(yīng)用最廣泛的可編程邏輯器件PLD主要是復(fù)雜可編程邏輯器件CPLD（ComplexProgrammableLogicDevice）現(xiàn)場可編程門陣列FPGA（FieldProgrammableGateArray）可擦除可編程邏輯器件EPLD（ErasableProgrammableLogicDevice）。6.8.2復(fù)雜可編程邏輯器件

PAL只能一次編程，而GAL采用E2CMOS工藝可重復(fù)編程，編程次數(shù)達百次以上，甚至達上萬次，因而GAL比PAL獲得更加廣泛的應(yīng)用。GAL器件的主要缺點是密度還不夠大，引腳也不夠多，在進行大系統(tǒng)設(shè)計時采用EPLD、CPLD或FPGA效果更好。

目前主要的半導(dǎo)體器件公司(如Xilinx、Altera、Lattice和AMD等公司)在各自的高密度PLD產(chǎn)品中都有著自己的特點，但總體結(jié)構(gòu)大致相同。大多數(shù)EPLD和CPLD器件中至少包含了三種結(jié)構(gòu)：可編程邏輯宏單元，可編程I/O單元和可編程內(nèi)部連線。

Altera公司的MAX7000系列器件其基本結(jié)構(gòu)包括:邏輯陣列塊（LAB）邏輯宏單元擴展乘積項（共享和并聯(lián)）可編程連線陣列（PIA）I/O控制塊MAX7000器件基本結(jié)構(gòu)1.邏輯陣列塊（LAB）每個LAB由16個宏單元陣列組成，多個LAB通過可編程連線陣列（PIA）和全局總線連接在一起，全局總線由所有的專用輸入、I/O引腳和宏單元饋入信號。每個LAB包括以下輸入信號：①來自PIA的36個通用邏輯輸入信號；②用于輔助寄存器功能的全局控制信號；③從I/O引腳到寄存器的直接輸入信號。2.邏輯宏單元器件的宏單元可以單獨配置成時序邏輯或者組合邏輯工作方式，EPLD的宏單元同I/O引腳做在一起，稱為輸出邏輯宏單元，一般CPLD的宏單元在內(nèi)部，稱為內(nèi)部邏輯宏單元。EPLD與CPLD除了高密度以外，許多優(yōu)點都體現(xiàn)在邏輯宏單元上。每個宏單元由三個功能塊組成：邏輯與陣列乘積項選擇矩陣可編程寄存器MAX7000系列的宏單元36個來自PIA的信號16個擴展乘積項······乘積項選擇矩陣······共享擴展項清除選擇全局清除全局時鐘VCC時鐘/使能選擇CLRNENAPRND/TQ去I/O控制塊去PIA2來自I/O引腳快速輸入選擇可編程寄存器寄存器旁路邏輯陣列并聯(lián)擴展項（來自其它宏單元）6.8.2復(fù)雜可編程邏輯器件

邏輯與陣列用來實現(xiàn)組合邏輯，它為每個宏單元提供五個乘積項。

乘積項選擇矩陣把這些乘積項分配到或門和異或門來作為基本邏輯輸入，以實現(xiàn)組合邏輯功能，或者把這些乘積項作為宏單元的輔助輸入來實現(xiàn)寄存器清除、預(yù)置、時鐘和時鐘使能等控制功能。

兩種擴展乘積項可用來補充宏單元的邏輯資源：①共享擴展項，反饋到邏輯陣列的反向乘積項；②并聯(lián)擴展項，借自鄰近宏單元中的乘積項，可編程時鐘寄存器可配置為D、T、JK和RS四種觸發(fā)器，其時鐘可配置為三種不同方式：全局時鐘高電平有效使能的全局時鐘乘積項時鐘

乘積項選擇矩陣分配乘積項來控制寄存器的異步清除和異步置位功能，置位和復(fù)位信號是高電平有