半導(dǎo)體產(chǎn)業(yè)鏈EDA行業(yè)研究：群雄逐鹿劍指三百億元市場(chǎng)機(jī)遇

半導(dǎo)體產(chǎn)業(yè)鏈EDA行業(yè)研究：群雄逐鹿，劍指三百億元市場(chǎng)機(jī)遇一、創(chuàng)新之處1、本報(bào)告系統(tǒng)梳理了

EDA企業(yè)崛起規(guī)律，提出核心產(chǎn)品能力及方案完整度、IP能力

儲(chǔ)備、產(chǎn)業(yè)鏈協(xié)同是龍頭公司三大壁壘，其背后是持續(xù)的政策/人才/資金支持。2、通過(guò)對(duì)比國(guó)內(nèi)外半導(dǎo)體與

EDA行業(yè)發(fā)展歷史與現(xiàn)狀，我們認(rèn)為在國(guó)內(nèi)半導(dǎo)體設(shè)計(jì)

/制造等全鏈條加速發(fā)展的背景下，EDA在國(guó)內(nèi)半導(dǎo)體產(chǎn)業(yè)的滲透率有望從

0.6%提升至

2.6%，產(chǎn)值望超

300

億元，其中國(guó)產(chǎn)化比例有望大幅提升。3、本報(bào)告梳理了海外與國(guó)內(nèi)產(chǎn)業(yè)的生態(tài)格局，不同廠(chǎng)家在不同功能點(diǎn)上競(jìng)爭(zhēng)優(yōu)劣差

異，為未來(lái)研究跟蹤公司產(chǎn)品競(jìng)爭(zhēng)力指明了方向。二、

EDA：半導(dǎo)體產(chǎn)業(yè)皇冠上的明珠EDA概述：芯片設(shè)計(jì)必備工具，繪制半導(dǎo)體國(guó)產(chǎn)化新藍(lán)圖分類(lèi)：EDA屬工業(yè)軟件類(lèi)研發(fā)設(shè)計(jì)軟件。工業(yè)軟件是在工業(yè)領(lǐng)域應(yīng)用的軟件，包括系

統(tǒng)軟件、編程語(yǔ)言、應(yīng)用軟件和中間件等。按照產(chǎn)品形態(tài)、用途和特點(diǎn)的不同，工業(yè)軟件

市場(chǎng)可進(jìn)一步細(xì)分為研發(fā)設(shè)計(jì)軟件、生產(chǎn)控制軟件、信息管理軟件以及嵌入式軟件。在多

類(lèi)工業(yè)軟件中，研發(fā)設(shè)計(jì)軟件位于“卡脖子”環(huán)節(jié)，價(jià)值高，研發(fā)難度大。研發(fā)設(shè)計(jì)軟件

對(duì)人才素質(zhì)要求高、產(chǎn)品可靠性需求強(qiáng)、行業(yè)

knowhow知識(shí)需求大。概念：EDA軟件面向電子設(shè)計(jì)領(lǐng)域，提供電路設(shè)計(jì)、布線(xiàn)、驗(yàn)證、仿真等功能。EDA是電子設(shè)計(jì)自動(dòng)化軟件，其前身是計(jì)算機(jī)輔助設(shè)計(jì)

CAD和計(jì)算機(jī)輔助工程

CAE。CAD的

研發(fā)起源于

20

世紀(jì)

60

年代，旨在通過(guò)計(jì)算機(jī)及相關(guān)設(shè)備輔助設(shè)計(jì)人員工作。電子設(shè)計(jì)領(lǐng)

域中，設(shè)計(jì)師起初通過(guò)

CAD軟件進(jìn)行

IC版圖設(shè)計(jì)、PCB布線(xiàn)布局等。隨著電路逐漸復(fù)雜，

仿真需求日漸凸顯，CAE通過(guò)增加模擬、仿真、時(shí)序分析等功能輔助設(shè)計(jì)者在設(shè)計(jì)階段預(yù)

知產(chǎn)品功能。EDA軟件面向電子設(shè)計(jì)領(lǐng)域的超大規(guī)模集成電路（VLSI），進(jìn)一步完善電路

設(shè)計(jì)、布線(xiàn)、驗(yàn)證、仿真等功能，提供芯片設(shè)計(jì)解決方案。功能：EDA幫助設(shè)計(jì)師實(shí)現(xiàn)自抽象到具體的全流程設(shè)計(jì)，同時(shí)提供多層級(jí)仿真驗(yàn)證，

確保功能可靠。1）

架構(gòu)設(shè)計(jì)：根據(jù)客戶(hù)需求提出具體設(shè)計(jì)架構(gòu)，劃分模塊功能；2）

設(shè)計(jì)實(shí)現(xiàn)：通過(guò)硬件描述語(yǔ)言（VHDL、VerilogHDL等）對(duì)模塊功能進(jìn)行描述，

實(shí)現(xiàn)

RTL級(jí)代碼；3）

邏輯綜合：將

HDL代碼轉(zhuǎn)換為門(mén)級(jí)網(wǎng)表

netlist；4）

DFT實(shí)現(xiàn)：為后續(xù)測(cè)試進(jìn)行測(cè)試電路實(shí)現(xiàn)；5）

物理設(shè)計(jì)：為實(shí)際布局布線(xiàn)。與芯片設(shè)計(jì)不同階段對(duì)應(yīng)，EDA軟件提供不同層級(jí)的驗(yàn)證、仿真等功能，包括設(shè)計(jì)規(guī)

則、布局布線(xiàn)、版圖檢查等。根據(jù)

Synopsys數(shù)據(jù)，設(shè)計(jì)流程中仿真驗(yàn)證步驟占約

70%時(shí)

間。以

7/5nm以下工藝的設(shè)計(jì)規(guī)則檢查

DRC（DesignRuleCheck）檢測(cè)為例，DRC檢

測(cè)需數(shù)天完成一次迭代，其中包括

10

萬(wàn)次

DRC計(jì)算操作和

1

萬(wàn)條復(fù)雜規(guī)則。仿真驗(yàn)證功

能至關(guān)重要，仿真驗(yàn)證在芯片設(shè)計(jì)階段估計(jì)芯片性能，確保半導(dǎo)體芯片成品滿(mǎn)足用戶(hù)需求。EDA特點(diǎn)：軟件質(zhì)量、生態(tài)建設(shè)構(gòu)筑壁壘，知識(shí)產(chǎn)權(quán)拓展產(chǎn)品邊界EDA軟件的三大評(píng)估維度是可靠性、及時(shí)性和功能模塊的豐富性，軟件質(zhì)量、生態(tài)

建設(shè)、半導(dǎo)體知識(shí)產(chǎn)權(quán)分別體現(xiàn)了可靠性、及時(shí)性、豐富性，構(gòu)筑

EDA壁壘?？煽啃灾?/p>

的是基于

EDA軟件進(jìn)行的芯片設(shè)計(jì)、模擬仿真等步驟是否能幫助芯片設(shè)計(jì)者在設(shè)計(jì)階段

解決芯片設(shè)計(jì)問(wèn)題，預(yù)知芯片表現(xiàn)。及時(shí)性指的是

EDA軟件能否及時(shí)更新下游代工的最

新工藝，從而保證芯片設(shè)計(jì)人員能夠根據(jù)下游代工廠(chǎng)的生產(chǎn)工藝進(jìn)行布局布線(xiàn)。豐富性指

的是

EDA廠(chǎng)商提供的半導(dǎo)體

IP的豐富程度能否滿(mǎn)足芯片設(shè)計(jì)師的需求。我們認(rèn)為，軟件

質(zhì)量的高低決定了軟件可靠性，生態(tài)建設(shè)的程度決定了

EDA軟件工藝更新的及時(shí)性，半

導(dǎo)體

IP的數(shù)量和質(zhì)量決定了

EDA軟件的豐富性。從軟件質(zhì)量層面看，高素質(zhì)人才、用于研發(fā)并購(gòu)的資金是決定軟件質(zhì)量的重要因素。高素質(zhì)人才：EDA軟件開(kāi)發(fā)難度大，需要具備高素質(zhì)復(fù)合型人才。根據(jù)

Synopsys公

司官網(wǎng)，EDA工具的復(fù)雜性和開(kāi)發(fā)難度對(duì)于人才質(zhì)量需求較高，掌握數(shù)學(xué)、物理、計(jì)算機(jī)、

芯片設(shè)計(jì)等多行業(yè)知識(shí)的復(fù)合型人才備受青睞。根據(jù)

Synopsys官網(wǎng)資料，培養(yǎng)一名成熟

的

EDA研發(fā)人員往往需要十年時(shí)間，期間經(jīng)歷高校培養(yǎng)、企業(yè)實(shí)習(xí)、項(xiàng)目實(shí)踐、不斷精

進(jìn)等。EDA軟件的發(fā)展離不開(kāi)高素質(zhì)人才，EDA廠(chǎng)商是否有足夠的高素質(zhì)研發(fā)人員是衡

量

EDA企業(yè)競(jìng)爭(zhēng)力的重要標(biāo)準(zhǔn)之一，芯片設(shè)計(jì)產(chǎn)業(yè)的發(fā)展決定于高校的人才梯隊(duì)建設(shè)。用于研發(fā)、并購(gòu)的資金：并購(gòu)成就

EDA巨頭，研發(fā)維持龍頭地位。國(guó)際

EDA龍頭廠(chǎng)

商

Synopsys和

Cadence2020

年?duì)I收分別為

36.9、26.8

億美元，研發(fā)費(fèi)率分別為

35%、

39%，近年來(lái)龍頭企業(yè)持續(xù)進(jìn)行高研發(fā)支出。EDA廠(chǎng)商通常難以以一己之力構(gòu)建全流程

EDA軟件，國(guó)際

EDA三巨頭的發(fā)展過(guò)程中共并購(gòu)

200

余次。從零打造具有全流程解決方

案的

EDA軟件廠(chǎng)商，其成功的必要條件之一為用于研發(fā)和并購(gòu)的資金充裕。由于半導(dǎo)體

產(chǎn)業(yè)特點(diǎn)為投資的回報(bào)周期較長(zhǎng)，因此具有國(guó)家或者相關(guān)產(chǎn)業(yè)基金支持的廠(chǎng)商更有底氣進(jìn)

行高研發(fā)投入和大規(guī)模并購(gòu)。從生態(tài)建設(shè)層面看，產(chǎn)業(yè)鏈上下游的雙向迭代是生態(tài)建設(shè)重要方式，幫助

EDA軟件

提升工藝更新的及時(shí)性。與下游代工廠(chǎng)的深度結(jié)合有助于

EDA廠(chǎng)商加快軟件革新。芯片

設(shè)計(jì)廠(chǎng)商根據(jù)下游代工廠(chǎng)提供的

PDK（ProcessDesignKit）工具進(jìn)行布局設(shè)計(jì)，復(fù)雜芯

片的流片成本以百萬(wàn)元計(jì)價(jià)，時(shí)間以月為單位，穩(wěn)定的

EDA軟件可保證流片成功率。和

下游代工廠(chǎng)進(jìn)行深入綁定的

EDA廠(chǎng)商生態(tài)體系完善，有能力提供更加穩(wěn)定和及時(shí)的工藝

革新，為芯片設(shè)計(jì)公司提供及時(shí)的工藝制程。從知識(shí)產(chǎn)權(quán)層面看，半導(dǎo)體

IP提供成熟的功能模塊，幫助芯片設(shè)計(jì)人員提升芯片設(shè)

計(jì)效率，拓寬

EDA產(chǎn)品邊界。為了簡(jiǎn)化芯片設(shè)計(jì)難度，EDA廠(chǎng)商將固定的功能模塊化為

半導(dǎo)體

IP（SIP,

SemiconductorIntellectualProperty），降低芯片設(shè)計(jì)難度，半導(dǎo)體下游

新場(chǎng)景如

5G等催發(fā)面向

EDA軟件的新需求，促進(jìn)

EDA軟件提供面向新場(chǎng)景的相關(guān)功能

實(shí)現(xiàn)。相關(guān)產(chǎn)業(yè)發(fā)展對(duì)半導(dǎo)體需求增加，下游新場(chǎng)景催生面向新業(yè)務(wù)

SIP模塊，推動(dòng)

EDA軟件市場(chǎng)規(guī)模持續(xù)增長(zhǎng)。芯片設(shè)計(jì)公司根據(jù)需求進(jìn)行芯片設(shè)計(jì)，成熟的功能可通過(guò)采購(gòu)

SIP實(shí)現(xiàn)高效、可靠的芯片設(shè)計(jì)。以

Synopsys為例，公司在接口、存儲(chǔ)器、處理器、安全性

等多領(lǐng)域具有豐富的

SIP經(jīng)驗(yàn)積累。EDA的歷史與未來(lái)：產(chǎn)品功能由點(diǎn)及面，四大驅(qū)動(dòng)力引領(lǐng)未來(lái)EDA軟件歷史進(jìn)程：EDA軟件的發(fā)展歷經(jīng)三個(gè)大階段，第一階段是

CAD階段，第

二階段是

CAED階段，第三階段是

EDA系統(tǒng)設(shè)計(jì)階段，第四階段是現(xiàn)代化

EDA階段。第一階段：計(jì)算機(jī)輔助設(shè)計(jì)（CAD）階段。上世紀(jì)七八十年代，由于芯片復(fù)雜度低，

芯片設(shè)計(jì)人員可以通過(guò)手工操作完成電路圖的輸入、布局和布線(xiàn)。七十年代中期，可編程

邏輯設(shè)計(jì)技術(shù)的出現(xiàn)使得芯片設(shè)計(jì)自動(dòng)化成為可能，交互圖形編輯、晶體管版圖設(shè)計(jì)、規(guī)

則檢查等功能提升了芯片設(shè)計(jì)的自動(dòng)化程度。第二階段：計(jì)算機(jī)輔助工程（CAE）階段。20

世紀(jì)

80

年代，EDA技術(shù)進(jìn)入發(fā)展和完

善階段，推出的

EDA工具以邏輯模擬、定時(shí)分析、故障分析、自動(dòng)布局和布線(xiàn)為核心，

重點(diǎn)解決功能檢測(cè)等問(wèn)題，利用這些工具，設(shè)計(jì)師能在產(chǎn)品制作之前預(yù)知產(chǎn)品功能和性能。

80

年代后期，EDA工具已可以進(jìn)行設(shè)計(jì)描述、綜合與優(yōu)化和設(shè)計(jì)結(jié)果驗(yàn)證。同時(shí)期，EDA商業(yè)化雛形顯現(xiàn)。1980

年，Mead,

C.和

Conway,

L.出版《超大規(guī)模集

成電路系統(tǒng)導(dǎo)論》，論文提出使用編程語(yǔ)言進(jìn)行芯片設(shè)計(jì)，從而啟發(fā)了

VHDL和

Verilog等

工具的誕生。使用編程語(yǔ)言進(jìn)行芯片設(shè)計(jì)進(jìn)一步降低了芯片設(shè)計(jì)師工作的復(fù)雜程度，是

EDA商業(yè)化中的重要推動(dòng)力。第三階段：電子系統(tǒng)設(shè)計(jì)自動(dòng)化（EDA）階段。二十世紀(jì)九十年代，隨著芯片設(shè)計(jì)流程的標(biāo)準(zhǔn)化發(fā)展以及集成電路設(shè)計(jì)方法論的完善，EDA芯片設(shè)計(jì)工具百花齊放：可編程邏

輯陣列、標(biāo)準(zhǔn)單元庫(kù)、全/半定制設(shè)計(jì)、專(zhuān)用集成電路設(shè)計(jì)等。通過(guò)抽象封裝，芯片設(shè)計(jì)師

從底層的布局布線(xiàn)的繁雜工作中解脫出來(lái)，根據(jù)芯片應(yīng)用需求通過(guò)自頂向下，自抽象到具

象的設(shè)計(jì)方法成為主流。第四階段：現(xiàn)代

EDA技術(shù)。進(jìn)入

21

世紀(jì)后，EDA工具快速發(fā)展，并已貫穿集成電

路設(shè)計(jì)、制造、封裝、測(cè)試的全部環(huán)節(jié)。在仿真驗(yàn)證和設(shè)計(jì)兩個(gè)層面支持標(biāo)準(zhǔn)硬件語(yǔ)言的

EDA軟件工具功能更加強(qiáng)大，更大規(guī)模的可編程邏輯器件不斷推出，系統(tǒng)級(jí)、行為級(jí)硬件

描述語(yǔ)言趨于更加高效和簡(jiǎn)單，EDA工具的發(fā)展加速了集成電路產(chǎn)業(yè)的技術(shù)革新。四大因素驅(qū)動(dòng)

EDA軟件未來(lái)發(fā)展：摩爾定律、設(shè)計(jì)方法學(xué)創(chuàng)新、AI賦能、EDA上云。

隨著集成電路的發(fā)展，芯片的復(fù)雜性、集成度日益增加，EDA工具有效保證芯片設(shè)計(jì)中不

同層次設(shè)計(jì)的可靠性，提升設(shè)計(jì)效率，從而縮短設(shè)計(jì)周期。1）摩爾定律：硬件工藝革新趨緩，EDA軟件重要性凸顯，引領(lǐng)摩爾定律實(shí)現(xiàn)。英特

爾公司創(chuàng)始人戈登摩爾于

1975

年在

IEEE國(guó)際電子組件大會(huì)上提交論文，預(yù)言每?jī)赡臧?/p>

導(dǎo)體芯片上集成的晶體管和電子數(shù)量翻一倍。半導(dǎo)體工藝制造制程進(jìn)步使得芯片每單位面

積可布置更多的晶體管，目前常用的集成電路通常集成數(shù)十億晶體管。半導(dǎo)體制造廠(chǎng)商、

芯片設(shè)計(jì)廠(chǎng)商從硬件、軟件兩方面推動(dòng)摩爾定律預(yù)言實(shí)現(xiàn)。受到研發(fā)成本高、量子效應(yīng)等

因素影響，半導(dǎo)體制造廠(chǎng)商的生產(chǎn)工藝革新趨緩，對(duì)摩爾定律驅(qū)動(dòng)力減弱，從而導(dǎo)致

EDA軟件重要性愈發(fā)凸顯。以

Intel研發(fā)模式為例，半導(dǎo)體制造工藝、芯片架構(gòu)設(shè)計(jì)合力驅(qū)動(dòng)芯片性能提升。根據(jù)

Intel官網(wǎng)資料，為實(shí)現(xiàn)摩爾定律預(yù)言，英特爾采取

Tick-Tock的研發(fā)模式，在研發(fā)的

Tick周期以芯片制造工藝的進(jìn)步實(shí)現(xiàn)摩爾定律預(yù)言，在

Tock周期以芯片架構(gòu)的革新實(shí)現(xiàn)摩爾

定律預(yù)言。受研發(fā)成本高、量子效應(yīng)等影響，制程工藝革新趨緩，硬件革新出現(xiàn)瓶頸，因

此

EDA軟件重要性凸顯，幫助實(shí)現(xiàn)芯片架構(gòu)快速升級(jí)。我們認(rèn)為，制程革新的趨緩主要有研發(fā)成本、量子效應(yīng)兩點(diǎn)因素，對(duì)應(yīng)凸顯了

EDA軟件的價(jià)值：a.

研發(fā)成本因素：伴隨芯片制程的提升，研發(fā)投入加速增長(zhǎng)，由于硬件成本較高，因

此

EDA軟件的改進(jìn)重要性凸顯，幫助芯片架構(gòu)升級(jí)。根據(jù)市場(chǎng)研究機(jī)構(gòu)

IBS數(shù)據(jù)，5nm制程芯片研發(fā)費(fèi)用為

4.76

億美元。3nm制程芯片研發(fā)費(fèi)用為

5-15

億美元；工藝開(kāi)發(fā)成本

為

40-50

億美元；晶圓廠(chǎng)運(yùn)營(yíng)成本為

150-200

億美元。目前具備世界先進(jìn)制程研發(fā)能力的

廠(chǎng)商僅有臺(tái)積電、三星、英特爾等。2018

年，因高昂的研發(fā)成本，當(dāng)時(shí)排名世界第二的

代工廠(chǎng)格羅方德放棄

7nm制程的研發(fā)。中芯國(guó)際能夠量產(chǎn)

14nm制程芯片，12nm、7nm制程芯片處于研發(fā)過(guò)程中。低制程芯片研發(fā)成本加速提升，因此，EDA軟件的改進(jìn)對(duì)芯片

性能的提升顯得尤為重要，EDA軟件革新可進(jìn)一步幫助改進(jìn)芯片架構(gòu)。b.

量子效應(yīng)因素：量子效應(yīng)阻礙工藝革新，EDA模擬仿真可將量子效應(yīng)帶來(lái)的影響

考慮在內(nèi)，在設(shè)計(jì)環(huán)節(jié)提供仿真驗(yàn)證方式。根據(jù)

SemiconductorEngineering資料，量子

效應(yīng)在

5nm制造工藝中的相關(guān)影響可以通過(guò)代工廠(chǎng)的限制性設(shè)計(jì)規(guī)則在芯片設(shè)計(jì)階段規(guī)

避。但是當(dāng)制程進(jìn)入

3nm及以下，芯片設(shè)計(jì)者在芯片設(shè)計(jì)階段就需要考慮到量子效應(yīng)所帶

來(lái)的影響。對(duì)納米級(jí)半導(dǎo)體設(shè)計(jì)進(jìn)行模擬仿真是

EDA軟件的新賽道，也是半導(dǎo)體制程能

否進(jìn)一步降低的關(guān)鍵。面對(duì)工藝制程更新趨緩，三個(gè)不同維度的演進(jìn)路徑有望進(jìn)一步推動(dòng)摩爾定律預(yù)言發(fā)展。

延續(xù)摩爾定律指引：延續(xù)摩爾定律旨在單芯片上集成更多的晶體管，進(jìn)一步提升芯片性能；

擴(kuò)展摩爾定律指引：擴(kuò)展摩爾定律旨在將邏輯、模擬、存儲(chǔ)等功能的模塊疊加在同意芯片

上，對(duì)

EDA軟件的復(fù)雜設(shè)計(jì)功能提出更高的要求；超越摩爾定律指引：超越摩爾定律則

是基于新工藝、材料、器件等進(jìn)行創(chuàng)新，對(duì)

EDA工具在新器件的模擬仿真提出更高要求。2）設(shè)計(jì)方法學(xué)創(chuàng)新：EDA工具助力芯片設(shè)計(jì)研發(fā)成本降低。2013

年，美國(guó)加州大學(xué)圣地亞哥分校

AndrewKahng教授測(cè)算，2011

年設(shè)計(jì)一款面向消費(fèi)端市場(chǎng)的芯片成本為

四千萬(wàn)美元，如果

EDA技術(shù)自

1993

年開(kāi)始止步不前，那么這款芯片的設(shè)計(jì)成本將為

77

億美元。可重復(fù)利用

IP模塊，異構(gòu)芯片等驅(qū)動(dòng)

EDA技術(shù)進(jìn)步。EDA軟件與芯片設(shè)計(jì)技術(shù)

共同進(jìn)步，提升芯片設(shè)計(jì)效率，降低研發(fā)成本。3）AI賦能：通過(guò)學(xué)習(xí)芯片設(shè)計(jì)師的設(shè)計(jì)經(jīng)驗(yàn)，進(jìn)一步提升芯片設(shè)計(jì)效率。從

RTL級(jí)

別編程至

GDSII級(jí)別文件生成需要芯片設(shè)計(jì)師數(shù)月的時(shí)間完成設(shè)計(jì)、仿真、綜合、模擬等

環(huán)節(jié)，本世紀(jì)早期，EDA公司就在嘗試使用機(jī)器學(xué)習(xí)算法進(jìn)行輔助。隨著芯片設(shè)計(jì)相關(guān)數(shù)

據(jù)的積累，計(jì)算機(jī)計(jì)算能力的提升，芯片設(shè)計(jì)復(fù)雜性增加以及人工智能技術(shù)的進(jìn)展等因素

的驅(qū)動(dòng)，人工智能在芯片設(shè)計(jì)領(lǐng)域的重要性初步顯現(xiàn)，EDA軟件中的規(guī)律性、調(diào)試性的性

能有望在

AI的支持下自動(dòng)化實(shí)現(xiàn)，從而提高

EDA軟件易用性，降低芯片設(shè)計(jì)成本，提高

芯片設(shè)計(jì)效率。國(guó)家級(jí)、企業(yè)級(jí)的項(xiàng)目著眼

AI賦能

EDA軟件。案例一：美國(guó)國(guó)防部高級(jí)研究計(jì)劃局（DARPA）在

2017

年提出“電子復(fù)興計(jì)劃（ERI）”，

其中電子設(shè)備智能設(shè)計(jì)（IDEA）項(xiàng)目對(duì)于

AI賦能

EDA工具進(jìn)行設(shè)想，其目標(biāo)為“設(shè)計(jì)工

具在版圖設(shè)計(jì)中無(wú)人干預(yù)”，即將芯片設(shè)計(jì)師的設(shè)計(jì)經(jīng)驗(yàn)固化為機(jī)器學(xué)習(xí)模型的輸出目標(biāo)，

構(gòu)建統(tǒng)一的版圖生成器，從而實(shí)現(xiàn)版圖設(shè)計(jì)的自動(dòng)化、智能化，并進(jìn)一步提升設(shè)計(jì)效率。案例二：Synopsys公司對(duì)于

AI的布局主要涉及

AI驅(qū)動(dòng)的設(shè)計(jì)應(yīng)用程序

DSO.ai解決

方案；機(jī)器學(xué)習(xí)增強(qiáng)型設(shè)計(jì)工具；AI芯片設(shè)計(jì)解決方案。其

AI解決方案的客戶(hù)主要有三

星電子、英國(guó)人工智能芯片制造商

Graphcore、薩瑞電子等。案例三：谷歌公司刊發(fā)在《自然》雜志

2021

年

6

月刊上的文章表明，AI在數(shù)字電路

布局布線(xiàn)領(lǐng)域取得一定進(jìn)展，使用

AI設(shè)計(jì)的電路布局有望應(yīng)用在谷歌公司下一代

TPU產(chǎn)

品上。4）EDA上云：云化

EDA具備計(jì)算能力強(qiáng)、資本支出友好等多項(xiàng)優(yōu)勢(shì)。云化

EDA主

要是通過(guò)云技術(shù)將

EDA軟件部署在云端，構(gòu)建

EDA云平臺(tái)，主要優(yōu)勢(shì)有如下四點(diǎn)：云端服務(wù)器具有較強(qiáng)的計(jì)算能力，芯片設(shè)計(jì)企業(yè)如需設(shè)計(jì)復(fù)雜芯片，具有強(qiáng)大計(jì)

算能力的云服務(wù)器是芯片設(shè)計(jì)的底層保障；云端服務(wù)器無(wú)需前期大額費(fèi)用，芯片設(shè)計(jì)企業(yè)無(wú)需在芯片設(shè)計(jì)前購(gòu)置本地軟硬件

設(shè)施，可根據(jù)企業(yè)需求靈活使用計(jì)算資源；云端服務(wù)器的訪(fǎng)問(wèn)不受地理環(huán)境約束，芯片設(shè)計(jì)企業(yè)的設(shè)計(jì)師們可以隨時(shí)隨地對(duì)

于云端軟件進(jìn)行訪(fǎng)問(wèn)；云端服務(wù)器提供

EDA軟件配套環(huán)境，便于

EDA廠(chǎng)商向高校等機(jī)構(gòu)推廣自身

EDA產(chǎn)品，進(jìn)行人才梯隊(duì)建設(shè)。三、全球格局：巨頭三足鼎立，產(chǎn)品與生態(tài)體現(xiàn)核心能力市場(chǎng)規(guī)模：百億美金“卡脖子”賽道，撬動(dòng)四十倍半導(dǎo)體產(chǎn)業(yè)鏈半導(dǎo)體產(chǎn)業(yè)：四千億美元規(guī)模增長(zhǎng)穩(wěn)健，亞太地區(qū)市占率穩(wěn)居第一，半導(dǎo)體產(chǎn)業(yè)方興未艾。根據(jù)WSTS世界半導(dǎo)體貿(mào)易統(tǒng)計(jì)協(xié)會(huì)數(shù)據(jù)，2020年世界半導(dǎo)體領(lǐng)域市場(chǎng)規(guī)模達(dá)

4404

億美元，2014-2020

年

CAGR為

4.62%。其中集成電路

2020

年市場(chǎng)規(guī)模達(dá)

3612

億美元，

占半導(dǎo)體產(chǎn)業(yè)規(guī)模

82%，2014-2020

年

CAGR為

4.50%。根據(jù)

WSTS預(yù)測(cè)，全球半導(dǎo)體

產(chǎn)業(yè)在

2021、2022

年增速將分別達(dá)到

19.7%、8.8%，對(duì)應(yīng)市場(chǎng)規(guī)模

5270、5730

億美元，

半導(dǎo)體產(chǎn)業(yè)發(fā)展方興未艾。根據(jù)地區(qū)劃分：亞太地區(qū)增速引領(lǐng)。根據(jù)

WSTS預(yù)測(cè)，2021

年，半導(dǎo)體產(chǎn)業(yè)市場(chǎng)規(guī)

模各地區(qū)增速中，亞太地區(qū)

23.5%、歐洲

21.1%、日本

12.7%、美國(guó)

11.1%，半導(dǎo)體產(chǎn)業(yè)

鏈第三次轉(zhuǎn)移促成亞太增速引領(lǐng)。根據(jù)產(chǎn)品劃分：存儲(chǔ)器等新興領(lǐng)域有望快速發(fā)展。2021

年，半導(dǎo)體產(chǎn)業(yè)市場(chǎng)規(guī)模增

速中，存儲(chǔ)器將達(dá)到

31.7%、傳感器

22.4%、模擬電路

21.7%、光電器件

9.8%、MosMicro

（MPU、MCU等）8.1%。EDA軟件：EDA軟件處半導(dǎo)體產(chǎn)業(yè)鏈最上游，2020

年全球市場(chǎng)規(guī)模達(dá)

115

億美元。

根據(jù)

ESDAlliance（ElectronicSystemDesignAlliance）電子系統(tǒng)設(shè)計(jì)聯(lián)盟數(shù)據(jù)，2020

年全球

EDA市場(chǎng)規(guī)模

115

億美元，同比增長(zhǎng)

11.6%，2015

年至

2020

年

CAGR為

8%。根據(jù)地區(qū)劃分：美國(guó)、亞太地區(qū)占比近八成，亞太地區(qū)增速引領(lǐng)，規(guī)模有望超美國(guó)成

全球第一。2020

年美國(guó)、歐洲中東非洲、日本、亞太地區(qū)營(yíng)收分別為

48.8、16.0、9.7、

40.2

億美元，占比分別為

43%、14%、8%、35%，分別同比增長(zhǎng)

9.9%、6.3%、8.2%、

17.1%，2015-2020

年

CAGR分別為

6.7%、5.9%、4.3%、11.9%。亞太地區(qū)

EDA軟件

市場(chǎng)規(guī)模持續(xù)高增長(zhǎng)。根據(jù)產(chǎn)品劃分：CAE/SIP/IC三者占比超八成，SIP保持高增速成主驅(qū)動(dòng)力。半導(dǎo)體產(chǎn)

業(yè)鏈上游

EDA軟件根據(jù)類(lèi)型可分為計(jì)算機(jī)輔助工程

CAE、半導(dǎo)體知識(shí)產(chǎn)權(quán)

SIP、IC物理

設(shè)計(jì)、印刷線(xiàn)路板

PCB和多芯片模塊

MCM以及其他相關(guān)服務(wù)。2020

年

SIP規(guī)模

40.4

億美元，占比

35%，增速

17.1%，引領(lǐng)

EDA軟件行業(yè)增長(zhǎng)。EDA軟件之于半導(dǎo)體產(chǎn)業(yè)鏈：百億美金卡脖子賽道，撬動(dòng)四十倍半導(dǎo)體產(chǎn)業(yè)鏈。根

據(jù)

ESDAlliance電子系統(tǒng)設(shè)計(jì)聯(lián)盟數(shù)據(jù)，2020

年

EDA軟件產(chǎn)業(yè)規(guī)模達(dá)

115

億美元，結(jié)合

WSTS測(cè)算的半導(dǎo)體產(chǎn)業(yè)

2020

年市場(chǎng)規(guī)模

4404

億美元，EDA軟件占半導(dǎo)體產(chǎn)業(yè)規(guī)模

2.6%。EDA軟件位處半導(dǎo)體產(chǎn)業(yè)鏈最上游，EDA軟件是下游半導(dǎo)體產(chǎn)業(yè)鏈的“卡脖子”

環(huán)節(jié)，地位不言而喻。主要參與者：三巨頭市占率超六成，需求釋放促進(jìn)龍頭高增全球市場(chǎng)中，Synopsys、Cadence和

MentorGraphics呈三足鼎立之勢(shì)，對(duì)

EDA軟件具備深度理解，也與下游電子設(shè)計(jì)與制造廠(chǎng)商綁定較深。Synopsys：成立于

1986

年，創(chuàng)始團(tuán)隊(duì)曾就職于通用電氣的微電子中心，創(chuàng)始人

AartdeGeus博士的導(dǎo)師是加州大學(xué)伯克利分校

SPICE模擬程序之父

Rohrer教授，公司初期公司具備邏輯綜合技術(shù)，融資來(lái)自于下游企業(yè)通用電氣和哈里斯半導(dǎo)體公司。Synopsys公司目前是

EDA軟件工具廠(chǎng)商，并提供技術(shù)先進(jìn)的集成電路設(shè)計(jì)與驗(yàn)證平臺(tái)，半導(dǎo)體知

識(shí)產(chǎn)權(quán)和設(shè)計(jì)服務(wù)。Cadence：由

SDA公司和

ECAD公司在

1988

年合并而成，其中

SDA公司成立于

1983

年，創(chuàng)始團(tuán)隊(duì)為加州大學(xué)伯克利分校的學(xué)生和貝爾實(shí)驗(yàn)室的研究員，融資來(lái)自于下游企業(yè)

（愛(ài)立信、通用電氣、哈里斯半導(dǎo)體公司、美國(guó)國(guó)家半導(dǎo)體公司各

100

萬(wàn)美元）以及風(fēng)險(xiǎn)

投資公司（共計(jì)

100

萬(wàn)美元）。SDA公司盡管初期遇到困難，但是憑借其合伙模式最終實(shí)

現(xiàn)持續(xù)盈利。Cadence公司目前提供

EDA軟件、仿真硬件和知識(shí)產(chǎn)權(quán)等。MentorGraphics：成立于

1981

年，創(chuàng)始團(tuán)隊(duì)來(lái)自于美國(guó)俄勒岡州電子制造公司

Tektronix，創(chuàng)始團(tuán)隊(duì)同樣具有半導(dǎo)體制造產(chǎn)業(yè)背景。2017

年

Mentor被德國(guó)西門(mén)子公司收

購(gòu)成為其

EDA部門(mén)。全球

EDA行業(yè)按照營(yíng)業(yè)收入規(guī)模大體可分為三個(gè)梯隊(duì)。參與者根據(jù)營(yíng)收分類(lèi)，第一

梯隊(duì)為

Synopsys、Cadence和

Mentor公司，年?duì)I收大于

10

億美元，在

EDA行業(yè)具有

顯著領(lǐng)先優(yōu)勢(shì)；第二梯隊(duì)為

Ansys等公司，年?duì)I收在五千萬(wàn)至四億美元之間，具有部分領(lǐng)

域的全流程工具從而具備局部領(lǐng)先優(yōu)勢(shì)；第三梯隊(duì)包含國(guó)微集團(tuán)、概倫電子等公司，年?duì)I

收小于三千萬(wàn)美元，主營(yíng)業(yè)務(wù)為聚焦于某些特定領(lǐng)域的點(diǎn)工具，在產(chǎn)品矩陣的集成度、完

整度等方面與前兩梯隊(duì)具有一定差距。Synopsys、Cadence和

MentorGraphics總營(yíng)收占全球

EDA軟件市場(chǎng)份額超

60%。

根據(jù)

ESDAlliance數(shù)據(jù)，2020

年

EDA全球市場(chǎng)規(guī)模

114.67

億美元。根據(jù)營(yíng)業(yè)收入，我

們測(cè)算

Synopsys、Cadence公司市場(chǎng)份額分別為

32.14%、23.40%。MentorGraphics2017

年被西門(mén)子公司收購(gòu)后，營(yíng)收不單獨(dú)披露。2017

年，根據(jù)

ESDAlliance數(shù)據(jù)，全球

EDA軟件規(guī)模為

93.58

億美元，經(jīng)我們測(cè)算得

Synopsys、Cadence和

MentorGraphics的市

場(chǎng)份額分別為

29.12%、20.76%、13.71%，三者共計(jì)

63.59%。2018-2020

年

Synopsys、Cadence公司毛利率為

76%以上及

87%以上。營(yíng)收增速：巨頭增速高于行業(yè)，集中度提升，龍頭優(yōu)勢(shì)地位加深。Synopsys、Cadence公司

2020

年?duì)I收分別為

36.9、26.8

億美元，分別同比增長(zhǎng)

9.66%、14.83%。Synopsys、

Cadence2015-2020

年?duì)I收

CAGR分別為

10.4%、9.5%，營(yíng)收增速均高于

EDA軟件平

均

8%的

CAGR。根據(jù)

Synopsys公司

2020

年報(bào)披露，公司營(yíng)收同比增長(zhǎng)

9.66%主要由

SIP的

license授權(quán)和服務(wù)營(yíng)收增加所致。根據(jù)

Cadence公司

2020

年報(bào)，公司營(yíng)收同比

增長(zhǎng)

14.83%主要由軟件和

SIP收入增長(zhǎng)所致。EDA巨頭全球布局，美國(guó)營(yíng)收占比近半，市場(chǎng)機(jī)會(huì)廣闊。2020

年

Synopsys公司營(yíng)

收根據(jù)區(qū)域劃分，美國(guó)營(yíng)收貢獻(xiàn)

48.1%，占比近半，歐洲、中國(guó)、韓國(guó)分別占比

10.5%、

11.4%和

10.6%；2020

年

Cadence公司營(yíng)收根據(jù)區(qū)域劃分，美國(guó)營(yíng)收貢獻(xiàn)占比

40.9%，

中國(guó)、除中國(guó)外其他亞洲地區(qū)、歐洲中東非洲分別占

15.2%、18.2%和

17.5%。芯片設(shè)計(jì)

領(lǐng)域相關(guān)產(chǎn)業(yè)需求強(qiáng)勁，促進(jìn)

EDA軟件需求高速增長(zhǎng)。龍頭崛起規(guī)律

1：重視拳頭產(chǎn)品打磨，加碼布局半導(dǎo)體知識(shí)產(chǎn)權(quán)EDA廠(chǎng)商各有拳頭產(chǎn)品，依托拳頭產(chǎn)品構(gòu)建全流程解決方案。Synopsys公司主攻數(shù)

字芯片設(shè)計(jì)、靜態(tài)時(shí)序驗(yàn)證確認(rèn)以及

SIP提供；Cadence公司主攻模擬、數(shù)?；旌掀脚_(tái)，

數(shù)字后端、DDR4

IP等；Mentor主攻后端驗(yàn)證、可測(cè)試性設(shè)計(jì)、光學(xué)臨近修正等，各家

分別有主打的拳頭產(chǎn)品，同時(shí)也有配套的全流程工具。芯片設(shè)計(jì)公司可根據(jù)其設(shè)計(jì)的芯片

類(lèi)型采購(gòu)對(duì)應(yīng)

EDA廠(chǎng)商的全流程工具。資金投入、研發(fā)人才是促成

EDA廠(chǎng)商拳頭產(chǎn)品的關(guān)鍵因素。EDA企業(yè)的資金需求主

要來(lái)源于研發(fā)需求和并購(gòu)需求，人才需求主要來(lái)源于對(duì)綜合型專(zhuān)業(yè)人才的需求。1）

研發(fā)需求：行業(yè)巨頭持續(xù)高研發(fā)提升產(chǎn)品質(zhì)量，從而形成高營(yíng)收、高研發(fā)、優(yōu)化

產(chǎn)品、降本增效的良性循環(huán)。根據(jù)Synopsys和Cadence公司財(cái)報(bào)數(shù)據(jù)，2015-2020

年兩公司管理費(fèi)率維持

7%波動(dòng)；銷(xiāo)售費(fèi)率隨著市場(chǎng)格局逐步穩(wěn)定從而穩(wěn)步下降；

研發(fā)費(fèi)率保持較高水平，Synopsys公司研發(fā)費(fèi)率約

34%，Cadence公司研發(fā)費(fèi)

率約

40%。高昂的研發(fā)費(fèi)率維持行業(yè)巨頭領(lǐng)先優(yōu)勢(shì)，持續(xù)固化技術(shù)壁壘。2）

并購(gòu)需求：EDA三巨頭歷史并購(gòu)上百次，補(bǔ)全產(chǎn)品矩陣。根據(jù)南山工業(yè)書(shū)院工業(yè)

軟件組統(tǒng)計(jì)，EDA國(guó)際三巨頭歷史并購(gòu)共

200

余次，并購(gòu)范圍覆蓋工具、SIP公

司等。一家

EDA軟件公司難以獨(dú)立研發(fā)出色的

EDA軟件前端后端全流程，收購(gòu)

點(diǎn)技術(shù)出色的

EDA軟件公司并進(jìn)行整合成就

EDA巨頭。3）

復(fù)合人才需求：EDA軟件依賴(lài)相關(guān)復(fù)合型人才提升產(chǎn)品質(zhì)量。根據(jù)前文對(duì)

EDA軟件人才需求的介紹，EDA軟件青睞具有數(shù)理背景、計(jì)算機(jī)知識(shí)以及芯片設(shè)計(jì)經(jīng)

驗(yàn)的復(fù)合型人才。復(fù)合型人才能夠在求解方程、仿真可靠性等方面提升產(chǎn)品的性

能和可靠性，為芯片設(shè)計(jì)廠(chǎng)商順利流片保駕護(hù)航。根據(jù)

Synopsys年報(bào)，截至

2020

年

10

月

31

日，公司擁有雇員

15036

名，約

80%以上是工程師，其中近半數(shù)擁

有碩士及以上學(xué)位。半導(dǎo)體知識(shí)產(chǎn)權(quán)

SIP成新增長(zhǎng)點(diǎn)，EDA廠(chǎng)商布局于此構(gòu)建完成解決方案，競(jìng)逐增量

市場(chǎng)。根據(jù)

Synopsys和

Cadence公司發(fā)展歷史，其前期收購(gòu)主要是通過(guò)收購(gòu)點(diǎn)工具公司，

不斷完善自身產(chǎn)品矩陣，最終形成全流程解決方案。近些年收購(gòu)主要布局

SIP模塊及面向

新場(chǎng)景的仿真測(cè)試工具。以

Synopsys為例，公司近兩年分別收購(gòu)德國(guó)汽車(chē)軟件開(kāi)發(fā)、仿

真、測(cè)試工具企業(yè)

QTronicGmbH；FPGA電路板解決方案公司

DINIGroup；存儲(chǔ)器、接

口

SIP公司

eSilicon；存儲(chǔ)器、接口

SIP公司

INVECAS等。海外巨頭

SIP營(yíng)收高速增長(zhǎng)，占比持續(xù)提升，有望成為業(yè)務(wù)高速增長(zhǎng)的主驅(qū)動(dòng)力。根

據(jù)

Synopsys和

Cadence財(cái)報(bào)數(shù)據(jù)，Synopsys公司

IP和系統(tǒng)集成部份營(yíng)收占比從

2017

年的

28%提升至

2020

年的

33%，2017-2020

年

CAGR為

17%；Cadence公司

IP部分占比從

2016

年的

11%提升至

2020

年的

14%，2016-2020

年

CAGR為

17%。SIP業(yè)務(wù)對(duì)

目標(biāo)功能的設(shè)計(jì)進(jìn)行封裝，提高芯片設(shè)計(jì)人員開(kāi)發(fā)效率。受半導(dǎo)體下游新應(yīng)用場(chǎng)景催化，

SIP業(yè)務(wù)占比持續(xù)提升。龍頭崛起規(guī)律

2：上下游生態(tài)綁定緊密，下游廠(chǎng)商是

EDA的試金石EDA軟件脫胎于半導(dǎo)體生產(chǎn)垂直整合模式，蘊(yùn)含芯片生產(chǎn)基因。根據(jù)《芯路》（作者：

馮錦鋒、郭啟航）描述，上世紀(jì)中葉，半導(dǎo)體發(fā)展早期，惠普公司

HP、德州儀器

TI等公

司下設(shè)

CAD部門(mén)，并以加州伯克利

Pederson教授所開(kāi)發(fā)的仿真程序

SPICE為基礎(chǔ)進(jìn)行

半導(dǎo)體研發(fā)。隨著集成電路復(fù)雜性增大，芯片設(shè)計(jì)廠(chǎng)商難以單獨(dú)承受高昂研發(fā)費(fèi)用，促使

EDA軟件從垂直整合模式向獨(dú)立軟件方向發(fā)展，但是上下游聯(lián)動(dòng)依然緊密。以

Cadence為例，1982

年，來(lái)自加州伯克利和貝爾實(shí)驗(yàn)室的科學(xué)家們創(chuàng)建

Cadence，

Cadence邀請(qǐng)下游廠(chǎng)商

GE、愛(ài)立信、IBM等半導(dǎo)體廠(chǎng)商入股，各

100

萬(wàn)美元，幾家

VC入股不超過(guò)

100

萬(wàn)美元，下游廠(chǎng)商有意愿將最新的制造工藝反饋給

Cadence公司。

Synopsys公司創(chuàng)始團(tuán)隊(duì)出自通用電氣微電子中心，同樣具有相關(guān)技術(shù)背景。構(gòu)建上下游生態(tài)體系，下游帶動(dòng)上游

EDA軟件革新。如前文所述，EDA軟件廠(chǎng)商、

芯片設(shè)計(jì)廠(chǎng)商和下游代工廠(chǎng)三方面合力構(gòu)筑生態(tài)體系。以臺(tái)積電為例，其大聯(lián)盟生態(tài)是半

導(dǎo)體行業(yè)規(guī)模最大的生態(tài)平臺(tái)之一，其生態(tài)體系包括

EDA廠(chǎng)商、獨(dú)立

IP廠(chǎng)商等，Synopsys、

Cadence和

SiemensEDA部門(mén)均在生態(tài)體系中占據(jù)一席之地。根據(jù)格羅方德官網(wǎng)資料，公司在

2016

年成立合作伙伴計(jì)劃

FDXcelerator，旨在促進(jìn)

22FDX?片上系統(tǒng)（SoC）設(shè)計(jì)的生態(tài)系統(tǒng)，以縮短客戶(hù)的產(chǎn)品上市時(shí)間。FDXcelerator合作伙伴計(jì)劃的初始合作伙伴包括：Synopsys（EDA），Cadence（EDA），INVECAS（IP和設(shè)計(jì)解決方案），VeriSilicon（ASIC），CEALeti（服務(wù)），Dreamchip（參考解決方案）

和

EncoreSemi（服務(wù)）。四、國(guó)內(nèi)推演：群雄逐鹿，劍指三百億元市場(chǎng)機(jī)遇市場(chǎng)規(guī)模：近七十億元市場(chǎng)空間，半導(dǎo)體高景氣驅(qū)動(dòng)

EDA快速增長(zhǎng)半導(dǎo)體產(chǎn)業(yè)：中國(guó)半導(dǎo)體產(chǎn)業(yè)鏈穩(wěn)步增長(zhǎng)，2020

年市場(chǎng)規(guī)模達(dá)

1517

億元。根據(jù)

WSTS數(shù)據(jù)，中國(guó)

2020

年半導(dǎo)體產(chǎn)業(yè)市場(chǎng)規(guī)模達(dá)

1517

億美元，同比增長(zhǎng)

5.0%，占全球半導(dǎo)體

產(chǎn)業(yè)

34.4%。根據(jù)中國(guó)半導(dǎo)體行業(yè)協(xié)會(huì)測(cè)算，2020

年中國(guó)集成電路市場(chǎng)規(guī)模為

8848

億元，

2014-2020

年

CAGR為

19.7%，保持快速增長(zhǎng)。半導(dǎo)體產(chǎn)業(yè)鏈第三次轉(zhuǎn)移向中國(guó)進(jìn)一步

穩(wěn)固中國(guó)在全球半導(dǎo)體產(chǎn)業(yè)鏈中市場(chǎng)地位。EDA軟件：2020

年中國(guó)

EDA市場(chǎng)規(guī)模為

66

億元，市場(chǎng)規(guī)?？焖贁U(kuò)張。根據(jù)賽迪智

庫(kù)數(shù)據(jù)，2018-2020

年中國(guó)

EDA軟件市場(chǎng)規(guī)模從

44.9

億元增長(zhǎng)至

66.2

億元，CAGR為

21.4%。結(jié)合

ESDAlliance數(shù)據(jù)，2018-2020

年中國(guó)

EDA軟件市場(chǎng)規(guī)模占全球比例從

7%

增長(zhǎng)至

9%，遠(yuǎn)低于中國(guó)半導(dǎo)體產(chǎn)業(yè)鏈占全球半導(dǎo)體產(chǎn)業(yè)鏈的比例。下游芯片設(shè)計(jì)廠(chǎng)商數(shù)目顯著增加，芯片設(shè)計(jì)行業(yè)景氣高增長(zhǎng)。根據(jù)中國(guó)半導(dǎo)體行業(yè)協(xié)會(huì)集成電路設(shè)計(jì)分會(huì)年會(huì)數(shù)據(jù)，中國(guó)芯片設(shè)計(jì)企業(yè)規(guī)模持續(xù)增長(zhǎng)，2020

年達(dá)

2218

家，同

比增長(zhǎng)

24.6%，北京、上海、深圳等地設(shè)計(jì)企業(yè)聚集。半導(dǎo)體產(chǎn)業(yè)及芯片設(shè)計(jì)高景氣帶動(dòng)

EDA軟件需求迅速增長(zhǎng)。主要參與者：國(guó)產(chǎn)

EDA點(diǎn)工具較多，以點(diǎn)帶面提升產(chǎn)品能力中國(guó)

EDA起步較早，受?chē)?guó)內(nèi)國(guó)際兩方面影響未大規(guī)模推廣。自建國(guó)初期，巴統(tǒng)（巴

黎統(tǒng)籌委員會(huì)）對(duì)中國(guó)實(shí)施禁運(yùn)，EDA軟件受政策影響無(wú)法進(jìn)入中國(guó)。1986

年，國(guó)家動(dòng)

員全國(guó)

17

個(gè)單位和

200

余位專(zhuān)家在北京集成電路設(shè)計(jì)中心聯(lián)合研發(fā)

EDA軟件，于

1993

年發(fā)布熊貓

EDA軟件。熊貓

EDA隨后獲兩項(xiàng)國(guó)際大獎(jiǎng)。受

1994

年“巴統(tǒng)”解散，美國(guó)解除對(duì)中國(guó)的

EDA軟件封鎖和國(guó)內(nèi)“造不如買(mǎi)、買(mǎi)不如租”的思想兩方面原因影響，熊貓

EDA未能被廣泛使用。2008

年

4

月，“核高基”科技重大專(zhuān)項(xiàng)方案經(jīng)國(guó)務(wù)院審議通過(guò)。EDA行業(yè)作為《國(guó)家

中長(zhǎng)期科學(xué)和技術(shù)發(fā)展規(guī)劃綱要（2006-2020

年）》所確定的十六個(gè)重大專(zhuān)項(xiàng)之一，重新

獲得了鼓勵(lì)和扶持。國(guó)內(nèi)

EDA領(lǐng)域涌現(xiàn)出一批優(yōu)質(zhì)的企業(yè)，如概倫電子、廣立微電子、

國(guó)微集團(tuán)和芯和半導(dǎo)體等，中國(guó)本土

EDA企業(yè)逐步進(jìn)入全球視野。提供點(diǎn)工具企業(yè)眾多，看好頭部企業(yè)以點(diǎn)帶面式發(fā)展。中國(guó)

EDA軟件大多以點(diǎn)工具

為突破口，少有

EDA廠(chǎng)商擁有針對(duì)某種半導(dǎo)體產(chǎn)品的全流程解決方案，與下游代工廠(chǎng)、

芯片設(shè)計(jì)廠(chǎng)商構(gòu)筑生態(tài)體系者寥寥。擁有點(diǎn)工具尖端技術(shù)公司料將通過(guò)并購(gòu)等方式擴(kuò)大產(chǎn)品矩陣，強(qiáng)化產(chǎn)品的技術(shù)壁壘，

實(shí)現(xiàn)以點(diǎn)帶面的發(fā)展。概倫電子于

2019

年并購(gòu)北京博達(dá)微科技有限公司，持有

80%股份，

意在利用博達(dá)微的

AI驅(qū)動(dòng)的測(cè)試和建模技術(shù)，增強(qiáng)概倫電子在半導(dǎo)體建模和測(cè)試的領(lǐng)先地

位。我們認(rèn)為，擁有尖端點(diǎn)技術(shù)公司、資金充沛的公司有能力通過(guò)并購(gòu)的方式以點(diǎn)帶面發(fā)

展，并以全流程解決方案為盾堅(jiān)守市場(chǎng)份額。成長(zhǎng)邏輯：EDA國(guó)產(chǎn)化勢(shì)在必行，三百億空間前景廣闊“卡脖子”賽道國(guó)產(chǎn)化替代勢(shì)在必行。隨著

EDA國(guó)際巨頭對(duì)中國(guó)芯片設(shè)計(jì)企業(yè)斷供，

其對(duì)中國(guó)芯片設(shè)計(jì)企業(yè)的影響主要有三點(diǎn)：1）無(wú)法使用最新版本的

EDA軟件進(jìn)行芯片設(shè)

計(jì)；2)無(wú)法使用先進(jìn)的

IP進(jìn)行芯片設(shè)計(jì)；3）無(wú)法獲得下游代工廠(chǎng)的生產(chǎn)工藝

PDK。EDA軟件作為“卡脖子”賽道，自主可控勢(shì)在必行。結(jié)合中國(guó)目前市場(chǎng)環(huán)境和上世紀(jì)日韓半導(dǎo)

體崛起經(jīng)驗(yàn)，我們從政策、人才、資金、上下游產(chǎn)業(yè)鏈的角度對(duì)國(guó)產(chǎn)

EDA軟件崛起驅(qū)動(dòng)

因素進(jìn)行分析。資金、人才打造優(yōu)質(zhì)產(chǎn)品，上下游生態(tài)初具雛形。1）政策層面：工業(yè)軟件、集成電路政策鼓勵(lì)。EDA軟件屬于產(chǎn)品創(chuàng)新數(shù)字化軟件，

同時(shí)位處半導(dǎo)體產(chǎn)業(yè)鏈上游，相關(guān)政策對(duì)

EDA軟件影響顯著。近年來(lái)，隨著國(guó)際

EDA巨

頭和相關(guān)下游制造廠(chǎng)商對(duì)中國(guó)半導(dǎo)體行業(yè)的斷供，中央、地方政府政策頻出，促進(jìn)

EDA軟件發(fā)展。日韓啟示：國(guó)家支持，整合業(yè)界資源是半導(dǎo)體產(chǎn)業(yè)發(fā)展的先決條件。日韓半導(dǎo)體的崛

起與國(guó)家支持緊密相關(guān)，國(guó)家在政策、行業(yè)整合、資金等多方面的大力支持才能夠扶持起

半導(dǎo)體這一規(guī)模龐大但至關(guān)重要的產(chǎn)業(yè)。日本于

1974

年批準(zhǔn)“VLSI計(jì)劃”，聯(lián)合日立、NEC、富士通、三菱、東芝公司

研發(fā)

DRAM存儲(chǔ)器。1982

年，日本

DRAM市場(chǎng)份額排名第一。舉國(guó)體制、行業(yè)

資源整合實(shí)現(xiàn)技術(shù)攻堅(jiān)。1980-1989

年，世界半導(dǎo)體份額占比，美國(guó)從

57%下降

至

35%，年均下降

2pcts，日本從

27%上漲至

52%。半導(dǎo)體產(chǎn)品研發(fā)成本較高，為加速半導(dǎo)體制造技術(shù)追趕進(jìn)程，韓國(guó)以三星等公司

為主要力量進(jìn)行半導(dǎo)體工業(yè)先進(jìn)技術(shù)研發(fā)。2）資金層面：大基金及產(chǎn)業(yè)資金支持，龍頭企業(yè)

IPO進(jìn)展加速。國(guó)家大基金于

2018

年

9

月投資

EDA產(chǎn)業(yè)龍頭公司中國(guó)電子、建元投資等跟投。華為旗下投資公司哈勃科技

布局

EDA軟件，分別投資湖北九同方微電子有限公司、無(wú)錫飛譜電子信息技術(shù)有限公司

和上海立芯軟件科技有限公司。九同方微電子專(zhuān)注

IC設(shè)計(jì)軟件，提供

IC流程設(shè)計(jì)工具、

IC電路原圖設(shè)計(jì)、電路原理仿真等工具。飛譜電子專(zhuān)注為芯片設(shè)計(jì)、制造、封測(cè)廠(chǎng)商提供

解決信號(hào)及電源完整性、電磁兼容及干擾等挑戰(zhàn)的產(chǎn)品。上海立芯軟件科技有限公司專(zhuān)注

物理設(shè)計(jì)和邏輯綜合等

IC工具研發(fā)。日韓啟示：資金購(gòu)買(mǎi)專(zhuān)利技術(shù)加速追趕。對(duì)于技術(shù)和相關(guān)工具的收購(gòu)有助于我國(guó)

EDA軟件的快速追趕。根據(jù)

Synopsys2020

年報(bào)，軟件完整性功能海外競(jìng)爭(zhēng)公司有以色列

Checkmarx公司、英國(guó)

MicroFocusInternationalplc公司。根據(jù)

Cadence2020

年報(bào)，

海外競(jìng)爭(zhēng)公司有澳大利亞的

AltiumLimited；日本的

ZukenLtd.。通過(guò)并購(gòu)的方式可以加

速企業(yè)全流程解決方案的實(shí)現(xiàn)，有望加速?lài)?guó)產(chǎn)化替代。根據(jù)《芯路》描述，19

世紀(jì)

50

年代，日本的索尼、NEC等公司從美國(guó)購(gòu)買(mǎi)專(zhuān)利

并在此基礎(chǔ)上進(jìn)行研發(fā)，集成電路產(chǎn)業(yè)快速發(fā)展。日美廠(chǎng)商隨后成立合資公司，

實(shí)現(xiàn)半導(dǎo)體技術(shù)快速追趕。在韓國(guó)半導(dǎo)體技術(shù)追趕的過(guò)程中，以三星公司為例，三星希望購(gòu)買(mǎi)技術(shù)的訴求被

美國(guó)的摩托羅拉、德州儀器，日本的東芝、日立等拒絕。但是三星依然從美國(guó)的

CITRIX公司購(gòu)買(mǎi)了

CMOS工藝技術(shù)；從美光公司購(gòu)買(mǎi)了

256KBDRAM技術(shù)；

從日本的夏普公司購(gòu)買(mǎi)半導(dǎo)體生產(chǎn)設(shè)備等。十年時(shí)間從組裝切入半導(dǎo)體制造，

1979

年

16KBDRAM研制成功，掌握

VLSI技術(shù)。3）人才層面：產(chǎn)學(xué)研結(jié)合，內(nèi)資

EDA企