cadence講義版圖設(shè)計(jì)驗(yàn)證課件

cadence講義版圖設(shè)計(jì)驗(yàn)證cadence講義版圖設(shè)計(jì)驗(yàn)證OUTLINE

Cadence系統(tǒng)概述版圖設(shè)計(jì)工具－VirtuosoLE版圖驗(yàn)證工具－Diva版圖驗(yàn)證工具－DraculaOUTLINECadence系統(tǒng)概述版圖設(shè)計(jì)工具－VCadence系統(tǒng)概述

Cadence概述設(shè)計(jì)流程系統(tǒng)組織結(jié)構(gòu)系統(tǒng)啟動幫助系統(tǒng)Cadence系統(tǒng)概述Cadence概述設(shè)計(jì)流程系統(tǒng)Cadence概述

為什么要學(xué)習(xí)Cadence工具Cadence概述為什么要學(xué)習(xí)Cadence概述集成電路發(fā)展趨勢Cadence概述集成電路發(fā)展趨勢Cadence概述市場需求以及工藝技術(shù)的發(fā)展使得設(shè)計(jì)復(fù)雜度提高，為滿足這樣的需求，我們必須掌握最強(qiáng)大的EDA工具

Cadence概述市場需求以及工藝技術(shù)的發(fā)展使得設(shè)計(jì)Cadence概述VHDL仿真行為綜合邏輯綜合可測性設(shè)計(jì)低功耗設(shè)計(jì)布局布線后仿真SynopsysAltaEpicSynopsysIKOSCadenceCompassSynopsysVantageIKOSVantageCadenceSynopsysSynopsysCompassMentorGraphicsCadenceAvant!MentorGraphicsSunriseSynopsysCompassCadence概述VHDL仿真行為綜合邏輯綜合可測性設(shè)計(jì)低Cadence概述全球最大的EDA公司提供系統(tǒng)級至版圖級的全線解決方案系統(tǒng)龐雜，工具眾多，不易入手除綜合外，在系統(tǒng)設(shè)計(jì)，在前端設(shè)計(jì)輸入和仿真，自動布局布線，版圖設(shè)計(jì)和驗(yàn)證等領(lǐng)域居行業(yè)領(lǐng)先地位具有廣泛的應(yīng)用支持電子設(shè)計(jì)工程師必須掌握的工具之一Cadence概述全球最大的EDA公司Cadence概述System-LevelDesignFunctionVerificationEmulationandAccelerationSynthesis/Place-and-RouteAnalog,RF,andMixed-SignalDesignPhysicalVerificationandAnalysisICPackagingPCBDesignCadence概述System-LevelDesign集成電路設(shè)計(jì)流程

客戶功能定義電路生成功能驗(yàn)證測試生成布局布線后仿真算法設(shè)計(jì)邏輯綜合可測性設(shè)計(jì)低功耗設(shè)計(jì)版圖驗(yàn)證設(shè)計(jì)規(guī)則檢查互連參數(shù)提取集成電路設(shè)計(jì)流程客戶功能定義電路生成功能驗(yàn)證測試生成布局CELL設(shè)計(jì)流程

創(chuàng)建工藝文件版圖單元驗(yàn)證版圖反標(biāo)注打印輸出生成抽象生成參數(shù)化單元生成復(fù)雜陣列符號生成模擬單元轉(zhuǎn)換CELL設(shè)計(jì)流程創(chuàng)建工藝文件版圖單元驗(yàn)證版圖反標(biāo)注打印輸系統(tǒng)組織結(jié)構(gòu)大多數(shù)Cadence工具使用同樣的庫模型，庫結(jié)構(gòu)按目錄結(jié)構(gòu)組織數(shù)據(jù)，這利于不同工具之間的數(shù)據(jù)交互和一致操作。物理組織邏輯組織目錄庫子目錄單元子目錄視圖系統(tǒng)組織結(jié)構(gòu)大多數(shù)Cadence工具使用同樣的庫模型，庫系統(tǒng)組織結(jié)構(gòu)

系統(tǒng)組織結(jié)構(gòu)系統(tǒng)組織結(jié)構(gòu)DDMS（DesignDataManagementSystem）DDMS物理路徑Path/lib/cell_1/layout_3.0邏輯名稱{cell_1layout3.0}Library.lib

系統(tǒng)組織結(jié)構(gòu)DDMS（DesignDataManagem系統(tǒng)統(tǒng)組織結(jié)構(gòu)Examplevendlibdffmux2gatesbodyVhdl.vhd/usr/proj/vendlib/usr/proj/vendlib/dff/usr/proj/vendlib/mux2/usr/proj/vendlib/mux2/gates/usr/proj/vendlib/mux2/body系統(tǒng)統(tǒng)組織結(jié)構(gòu)Examplevendlibdffmux2ga系統(tǒng)組織結(jié)構(gòu)TermsandDefinitions庫（library）：特定工藝相關(guān)的單元集合單元（cell）：構(gòu)成系統(tǒng)或芯片模塊的設(shè)計(jì)對象視圖（view）：單元的一種預(yù)定義類型的表示CIW：命令解釋窗口屬性（attributes）：預(yù)定義的名稱-值對的集合搜索路徑（searchpath）：指向當(dāng)前工作目錄和工作庫的指針系統(tǒng)組織結(jié)構(gòu)TermsandDefinitions系統(tǒng)啟動環(huán)境設(shè)置1.cshrc文件設(shè)置.cshrc文件中指定Cadence軟件和licence文件所在的路徑

2.cdsenv文件設(shè)置

.cdsenv文件包含了Cadence軟件的一些初始設(shè)置，該文件用SKILL語言寫，Cadence可直接執(zhí)行3.cdsinit文件設(shè)置4cds.lib文件設(shè)置系統(tǒng)啟動環(huán)境設(shè)置系統(tǒng)啟動5工藝文件（technologyfile)

技術(shù)文件包含了設(shè)計(jì)必需的很多信息，對設(shè)計(jì)，尤其是版圖設(shè)計(jì)很重要。它包含層的定義，符號化器件定義，幾何、物理、電學(xué)設(shè)計(jì)規(guī)則，以及一些針對特定Cadence工具的規(guī)則定義，如自動布局布線的規(guī)則，版圖轉(zhuǎn)換成GDSII時所使用層號的定義。6顯示文件（display.drf）系統(tǒng)啟動5工藝文件（technologyfile)系統(tǒng)啟動系統(tǒng)啟動1前端啟動命令命令規(guī)模功能icdes基本數(shù)字模擬設(shè)計(jì)輸入icdssicde加數(shù)字設(shè)計(jì)環(huán)境icmsm前端模擬、混合、微波設(shè)計(jì)iccaxl前端設(shè)計(jì)加布局規(guī)劃系統(tǒng)啟動系統(tǒng)啟動命令規(guī)模功能icdes基本數(shù)字模擬設(shè)計(jì)輸入i系統(tǒng)啟動2版圖工具啟動命令命令規(guī)模功能layouts基本版圖設(shè)計(jì)（具有交互DRC功能）layoutPlusm基本版圖設(shè)計(jì)（具有自動化設(shè)計(jì)工具和交互驗(yàn)證工具）系統(tǒng)啟動2版圖工具啟動命令命令規(guī)模功能layouts基本版系統(tǒng)啟動3系統(tǒng)級啟動命令命令規(guī)模功能swbsPcb設(shè)計(jì)msfbl混合型號IC設(shè)計(jì)icfbxl前端到后端大多數(shù)工具系統(tǒng)啟動3系統(tǒng)級啟動命令命令規(guī)模功能swbsPcb設(shè)計(jì)m系統(tǒng)啟動

系統(tǒng)啟動系統(tǒng)啟動CommandInterpreterWindow（CIW）Log文件菜單欄窗口號輸出域命令提示行輸入域鼠標(biāo)按鈕提示系統(tǒng)啟動CommandInterpreterWi幫助系統(tǒng)兩種方式尋求幫助1openbook

在UNIX提示符下輸入命令openbook:host>openbook&2工具在線幫助

每個工具右上角的“help”菜單

幫助系統(tǒng)兩種方式尋求幫助OUTLINE

Cadence系統(tǒng)概述版圖設(shè)計(jì)工具－VirtuosoLE版圖驗(yàn)證工具－Diva版圖驗(yàn)證工具－DraculaOUTLINECadence系統(tǒng)概述版圖設(shè)計(jì)工具－V版圖設(shè)計(jì)工具－VirtuosoLEVirtuosoLayoutEditor－版圖編輯大師Cadence最精華的部分在哪里VirtuosoLayoutEditor界面漂亮友好功能強(qiáng)大完備操作方便高效版圖設(shè)計(jì)工具－VirtuosoLEVirtuosoLay版圖設(shè)計(jì)工具－VirtuosoLE目標(biāo)理解LayoutEditor環(huán)境學(xué)會如何使用LayoutEditor學(xué)會運(yùn)行交互DRC&LVS學(xué)會將設(shè)計(jì)轉(zhuǎn)為Streamformat學(xué)會定制版圖編輯環(huán)境版圖設(shè)計(jì)工具－VirtuosoLE目標(biāo)理解Layout版圖設(shè)計(jì)工具－VirtuosoLE單元設(shè)計(jì)具體流程版圖設(shè)計(jì)工具－VirtuosoLE單元設(shè)計(jì)具體流程VirtuosoLE使用介紹第一步：建庫執(zhí)行：CIW－>Tools－>LibraryManager…LM－>File－>New－>Library…

VirtuosoLE使用介紹第一步：建庫VirtuosoLE使用介紹第二步：指定工藝文件VirtuosoLE使用介紹第二步：指定工藝文件VirtuosoLE使用介紹第三步：建立版圖單元執(zhí)行：LM－>File－>New－>CellView…

VirtuosoLE使用介紹第三步：建立版圖單元VirtuosoLE使用介紹第四步：打開版圖單元執(zhí)行：CIW－>File－>Open…

選擇庫選擇視圖選擇單元VirtuosoLE使用介紹第四步：打開版圖單元選擇庫選版圖設(shè)計(jì)工具－VirtuosoLE版圖編輯環(huán)境版圖設(shè)計(jì)工具－VirtuosoLE版圖編輯環(huán)境版圖設(shè)計(jì)工具－VirtuosoLEVirtuosoLayoutEditing版圖設(shè)計(jì)工具－VirtuosoLEVirtuosoLay版圖設(shè)計(jì)工具－VirtuosoLELSW-層選擇窗口版圖設(shè)計(jì)工具－VirtuosoLELSW-層選擇窗口版圖設(shè)計(jì)工具－VirtuosoLE設(shè)置有效Drawing層

執(zhí)行：LSW－>Edit－>SetValidLayers…

版圖設(shè)計(jì)工具－VirtuosoLE設(shè)置有效Drawing版圖設(shè)計(jì)工具－VirtuosoLEDisplayResourceEditor版圖設(shè)計(jì)工具－VirtuosoLEDisplayReso版圖設(shè)計(jì)工具－VirtuosoLELayersanddisplay.drf版圖設(shè)計(jì)工具－VirtuosoLELayersandd版圖設(shè)計(jì)工具－VirtuosoLESetDisplayOptions版圖設(shè)計(jì)工具－VirtuosoLESetDisplay版圖設(shè)計(jì)工具－VirtuosoLESetEditorOptions版圖設(shè)計(jì)工具－VirtuosoLESetEditorO版圖設(shè)計(jì)工具－VirtuosoLE鼠標(biāo)用法版圖設(shè)計(jì)工具－VirtuosoLE鼠標(biāo)用法版圖設(shè)計(jì)工具－VirtuosoLE工藝文件流圖版圖設(shè)計(jì)工具－VirtuosoLE工藝文件流圖版圖設(shè)計(jì)工具－VirtuosoLETechnologyFile命令版圖設(shè)計(jì)工具－VirtuosoLETechnologyF版圖設(shè)計(jì)工具－VirtuosoLE主要編輯命令Undo－取消Redo－恢復(fù)Move－移動Copy－復(fù)制Stretch－拉伸Delete－刪除Merge－合并Search－搜索編輯命令非常友好，先點(diǎn)擊命令，然后對目標(biāo)圖形進(jìn)行操作版圖設(shè)計(jì)工具－VirtuosoLE主要編輯命令編輯命令非常版圖設(shè)計(jì)工具－VirtuosoLE主要創(chuàng)建命令Rectangle－矩形Polygon－多邊形Path－互聯(lián)Label－標(biāo)簽Instance－例元Contact－通孔現(xiàn)在LSW中選中層，然后點(diǎn)擊創(chuàng)建命令，在畫相應(yīng)圖形版圖設(shè)計(jì)工具－VirtuosoLE主要創(chuàng)建命令現(xiàn)在LSW中繪制反相器版圖INVExample

首先回顧一下CMOS反相器制作流程：Stage1:NwellPwell繪制反相器版圖INVExampleNwellPwell繪制反相器版圖Stage2:PdiffusionNdiffusion繪制反相器版圖Stage2:PdiffusionNdi繪制反相器版圖Stage3:Polygate繪制反相器版圖Stage3:Polygate繪制反相器版圖Stage4:P+implantN+implant

繪制反相器版圖Stage4:P+implantN+i繪制反相器版圖Stage5:contact繪制反相器版圖Stage5:contact繪制反相器版圖Stage6:Metal1繪制反相器版圖Stage6:Metal1繪制反相器版圖Stage7:via繪制反相器版圖Stage7:via繪制反相器版圖Stage8:Metal2繪制反相器版圖Stage8:Metal2繪制反相器版圖

版圖編輯工具使用器件加工工藝流程OK?。?！繪制反相器版圖版圖編輯工具使用器件加工工藝流程OK?。?！繪制反相器版圖1繪制反相器版圖1繪制反相器版圖2繪制反相器版圖2繪制反相器版圖3繪制反相器版圖3繪制反相器版圖4繪制反相器版圖4繪制反相器版圖5繪制反相器版圖5繪制反相器版圖6繪制反相器版圖6繪制反相器版圖7繪制反相器版圖7繪制反相器版圖8繪制反相器版圖8繪制反相器版圖9繪制反相器版圖9VirtuosoLayoutEditor

現(xiàn)在，您已經(jīng)掌握版圖編輯大師的基本操作，通過上機(jī)實(shí)驗(yàn)鞏固和提高！VirtuosoLayoutEditor

Cadence設(shè)計(jì)系統(tǒng)介紹

清華大學(xué)微電子所

OUTLINE

Cadence系統(tǒng)概述版圖設(shè)計(jì)工具－VirtuosoLE版圖驗(yàn)證工具－Diva版圖驗(yàn)證工具－DraculaOUTLINECadence系統(tǒng)概述版圖設(shè)計(jì)工具－V設(shè)計(jì)流程

設(shè)計(jì)流程版圖驗(yàn)證版圖驗(yàn)證的必要性？確保版圖繪制滿足設(shè)計(jì)規(guī)則確保版圖與實(shí)際電路圖一致確保版圖沒有違反電氣規(guī)則可供參數(shù)提取以便進(jìn)行后模擬版圖驗(yàn)證版圖驗(yàn)證的必要性？版圖驗(yàn)證IC后端流程圖:版圖驗(yàn)證IC后端流程圖:Cadence版圖驗(yàn)證工具Diva

Diva是Cadence的版圖編輯大師Virtuoso集成的交互式版圖驗(yàn)證工具，具有使用方便、操作快捷的特點(diǎn)，非常適合中小規(guī)模單元的版圖驗(yàn)證。Dracula

Dracula（吸血鬼）是Cadence的一個獨(dú)立的版圖驗(yàn)證工具，按批處理方式工作，功能十分強(qiáng)大，目前是完整芯片驗(yàn)證的標(biāo)準(zhǔn)。Cadence版圖驗(yàn)證工具Diva版圖驗(yàn)證工具－DIVADiva－DesignInteractiveVerificationAutomation

DIVA是Cadence軟件中的驗(yàn)證工具集，用它可以找出并糾正設(shè)計(jì)中的錯誤.它除了可以處理物理版圖和準(zhǔn)備好的電氣數(shù)據(jù)，從而進(jìn)行版圖和線路圖的對查（LVS）外。還可以在設(shè)計(jì)的初期就進(jìn)行版圖檢查，盡早發(fā)現(xiàn)錯誤并互動地把錯誤顯示出來，有利于及時發(fā)現(xiàn)錯誤所在，易于糾正。

版圖驗(yàn)證工具－DIVADiva－DesignInter版圖驗(yàn)證工具－DIVADiva工具集組成:1.設(shè)計(jì)規(guī)則檢查（iDRC）2.版圖寄生參數(shù)提?。╥LPE）3.寄生電阻提取（iPRE）4.電氣規(guī)則檢查（iERC）5.版圖與電路圖一致比較（iLVS）版圖驗(yàn)證工具－DIVADiva工具集組成:版圖驗(yàn)證工具－DIVARemark:Diva中各個組件之間是互相聯(lián)系的，有時候一個組件的執(zhí)行要依賴另一個組件先執(zhí)行。例如：要執(zhí)行LVS就先要執(zhí)行DRC。

運(yùn)行Diva之前，要準(zhǔn)備好規(guī)則驗(yàn)證文件，這些文件有默認(rèn)名稱：做DRC時的文件應(yīng)以divaDRC.rul命名，版圖提取文件以divaEXT.rul命名。做LVS時規(guī)則文件應(yīng)以divaLVS.rul命名。版圖驗(yàn)證工具－DIVARemark:版圖驗(yàn)證工具－DIVADIVA功能DRCExtractorERCLVS版圖驗(yàn)證工具－DIVADIVA功能版圖驗(yàn)證工具－DIVADRC:對IC版圖做幾何空間檢查，以確保線路能夠被特定加工工藝實(shí)現(xiàn)。ERC:檢查電源、地的短路，懸空器件和節(jié)點(diǎn)等電氣特性。LVS:將版圖與電路原理圖做對比，以檢查電路的連接，與MOS的長寬值是否匹配。LPE:從版圖數(shù)據(jù)庫提取電氣參數(shù)（如MOS的W、L值BJT、二極管的面積，周長，結(jié)點(diǎn)寄生電容等）并以Hspice網(wǎng)表方式表示電路。

版圖驗(yàn)證工具－DIVADRC:對IC版圖做幾何空間檢查，版圖驗(yàn)證工具－DIVADIVA工具流程版圖驗(yàn)證工具－DIVADIVA工具流程版圖驗(yàn)證工具－DIVADesignRuleChecking版圖驗(yàn)證工具－DIVADesignRuleCheckin版圖驗(yàn)證工具－DIVADRC界面版圖驗(yàn)證工具－DIVADRC界面版圖驗(yàn)證工具－DIVACheckingMethod指的是要檢查的版圖的類型:Flat表示檢查版圖中所有的圖形，對子版圖塊不檢查。Hierarchical利用層次之間的結(jié)構(gòu)關(guān)系和模式識別優(yōu)化，檢查電路中每個單元塊內(nèi)部是否正確。hierw/ooptimization利用層次之間的結(jié)構(gòu)關(guān)系而不用模式識別優(yōu)化，來檢查電路中每個單元塊。CheckingLimit可以選擇檢查哪一部分的版圖:Full表示查整個版圖Incremental查自從上一次DRC檢查以來，改變的版圖。byarea是指在指定區(qū)域進(jìn)行DRC檢查。一般版圖較大時，可以分塊檢查。

版圖驗(yàn)證工具－DIVACheckingMethod指的是要版圖驗(yàn)證工具－DIVASwitchNames在DRC文件中，我們設(shè)置的switch在這里都會出現(xiàn)。這個選項(xiàng)可以方便我們對版圖文件進(jìn)行分類檢查。這在大規(guī)模的電路檢查中非常重要。EchoCommands

選上時在執(zhí)行DRC的同時在CIW窗口中顯示DRC文件。RulesFile

指明DRC規(guī)則文件的名稱，默認(rèn)為divaDRC.rulRulesLibrary

這里選定規(guī)則文件在哪個庫里。Machine

指明在哪臺機(jī)器上運(yùn)行DRC命令。local

表示在本機(jī)上運(yùn)行。對于我們來說，是在本機(jī)運(yùn)行的，選local。remote

表示在遠(yuǎn)程機(jī)器上運(yùn)行。RemoteMachineName

遠(yuǎn)程機(jī)器的名字。

版圖驗(yàn)證工具－DIVASwitchNames版圖驗(yàn)證工具－DIVADiva查錯:錯誤在版圖文件中會高亮顯示，很容易觀察到。另外也可以選擇Verify-Markers-Find菜單來幫助找錯。單擊菜單后會彈出一個窗口，在這個窗口中單擊apply就可以顯示第一個錯誤。同樣，可以選擇Verify-Markers-Explain來看錯誤的原因提示。選中該菜單后，用鼠標(biāo)在版圖上出錯了的地方單擊就可以了。也可以選擇Verify-Markers-Delete把這些錯誤提示刪除。

版圖驗(yàn)證工具－DIVADiva查錯:版圖驗(yàn)證工具－DIVA

版圖驗(yàn)證工具－DIVA版圖驗(yàn)證工具－DIVA分析錯誤（Explain）版圖驗(yàn)證工具－DIVA分析錯誤（Explain）版圖驗(yàn)證工具－DIVA

版圖驗(yàn)證工具－DIVA版圖驗(yàn)證工具－DIVAExtractor版圖驗(yàn)證工具－DIVAExtractor版圖驗(yàn)證工具－DIVAExtractor功能提取器件和互聯(lián)信息用于ERC或LVS提取網(wǎng)表提取有寄生參數(shù)的版圖網(wǎng)表用于模擬提取層次FlatHierarchicalMicro版圖驗(yàn)證工具－DIVAExtractor功能版圖驗(yàn)證工具－DIVAExtractor界面版圖驗(yàn)證工具－DIVAExtractor界面版圖驗(yàn)證工具－DIVA

版圖驗(yàn)證工具－DIVA版圖驗(yàn)證工具－DIVALVS版圖驗(yàn)證工具－DIVALVS版圖驗(yàn)證工具－DIVA

LVS版圖驗(yàn)證工具－DIVALVS版圖驗(yàn)證工具－DIVA

LVSCheck版圖驗(yàn)證工具－DIVALVSCheck版圖驗(yàn)證工具－DraculaDracula（吸血鬼）是Cadence的一個獨(dú)立的版圖驗(yàn)證工具，它采用批處理的工作方式。Dracula功能強(qiáng)大，目前被認(rèn)為布局驗(yàn)證的標(biāo)準(zhǔn)，幾乎全世界所有的IC公司都拿它作sigh-off的憑據(jù)。特別是對整個芯片版圖的最后驗(yàn)證，一定要交由Dracula處理。

版圖驗(yàn)證工具－DraculaDracula（吸血鬼）是C版圖驗(yàn)證工具－DraculaBasicsofDraculaVerication版圖驗(yàn)證與工藝相關(guān)-需要工藝信息數(shù)據(jù)庫版圖驗(yàn)證輸入-版圖數(shù)據(jù)(GDSII格式);網(wǎng)表信息(用于LVS);工藝相關(guān)信息驗(yàn)證方式-IncrementalVSFullchipHierarchicalVSFlattenOnlineVSoffline版圖驗(yàn)證工具－DraculaBasicsofDracul版圖驗(yàn)證工具－DraculaDracula主要功能:

1．設(shè)計(jì)規(guī)則檢查－DRC*2．電氣規(guī)則檢查－ERC3．版圖&原理圖一致性檢查－LVS*4．版圖參數(shù)提取－LPE5．寄生電阻提?。璓RE版圖驗(yàn)證工具－DraculaDracula主要功能:

版圖驗(yàn)證工具－DraculaDracula的處理流程版圖驗(yàn)證工具－DraculaDracula的處理流程版圖驗(yàn)證工具－DraculaHowtoUseDraculaTool創(chuàng)建/獲取命令文件;填充設(shè)計(jì)數(shù)據(jù)信息;編譯命令文件;提交執(zhí)行文件;查詢驗(yàn)證結(jié)果報(bào)表并修改錯誤;版圖驗(yàn)證工具－DraculaHowtoUseDracu版圖驗(yàn)證工具－Dracula版圖－>GDSII格式轉(zhuǎn)換

WHY：Dracula處理對象是GDSII文件操作步驟：執(zhí)行：CIW－>File－>Export－>Stream…彈出如下窗口：版圖驗(yàn)證工具－Dracula版圖－>GDSII格式轉(zhuǎn)換版圖驗(yàn)證工具－Dracula

運(yùn)行目錄輸出文件名Whatisthis?版圖驗(yàn)證工具－Dracula運(yùn)行目錄輸出文件名Whati版圖驗(yàn)證工具－Dracula

Itisthis,thetwounitsshouldbeconsistent!Thesetwoitemsshouldbechangedaccordingtoyourdesign版圖驗(yàn)證工具－DraculaItisthis,the版圖驗(yàn)證工具－Dracula

版圖驗(yàn)證工具－DraculaDracula-DRCFunctionofDRC檢查布局設(shè)計(jì)與制程規(guī)則的一致性;基本設(shè)計(jì)規(guī)則包括各層width,spcing及不同層之間的spcing,enclosure等關(guān)系;設(shè)計(jì)規(guī)則的規(guī)定是基于processvariation,equipmentlimitation,circuitreliability;特殊情況下,設(shè)計(jì)規(guī)則允許有部分彈性;Dracula-DRCFunctionofDRCDracula-DRCFindDRCErrorswithInQueryDracula-DRCFindDRCErrorswitDracula-DRCDraculaDRC驗(yàn)證步驟：把版圖的GDII文件導(dǎo)出到含有DRC規(guī)則文件的目錄（rundirectory）下；更改DRC文件中的INDISK和PRIMARY值；在xterm中，進(jìn)入含DRC規(guī)則文件的運(yùn)行目錄下，依次輸入如下命令：

%PDRACULA%:/getDRC文件名%:/fi%

Dracula-DRCDraculaDRC驗(yàn)證步驟：Dracula-DRC打開待檢驗(yàn)單元的版圖視圖，在工作窗口選擇Tools－>DraculaInterface

（對于4.45以下版本，選擇Tools->InQuery），工具菜單里多出DRC、LVS等項(xiàng)。

Dracula-DRC打開待檢驗(yàn)單元的版圖視圖，在工作窗口選Dracula-DRC選擇DRC->setup，彈出如下圖所示對話框，在RunDirectory欄中填入運(yùn)行DRC的路徑后，點(diǎn)OK，打開的版圖中會出現(xiàn)錯誤標(biāo)記。

Dracula-DRC選擇DRC->setup，彈出如下圖所Dracula-DRC

Dracula-DRCDracula-LVSDraculaLVS(包含器件提?。┎襟E:1.把版圖的GDSII文件導(dǎo)出到含有LVS規(guī)則文件的目錄；2.把單元的hspice網(wǎng)單文件導(dǎo)出到含有LVS規(guī)則文件的目錄；3.更改LVS規(guī)則文件中的INDISK和PRIMARY值；4.在控制終端的含LVS規(guī)則文件的目錄下輸入：％LOGLVS％:cir網(wǎng)單文件名Dracula-LVSDraculaLVS(包含器件提取）Dracula-LVS%:con原理圖單元名%:x%PDRACULA%:/getLVS規(guī)則文件名%:/fi%Dracula-LVS%:con原理圖單元名Dracula-LVSLVS比較結(jié)果查看:按上述步驟執(zhí)行完LVS后，工作目錄下會生成名為lvsprt.lvs的文件，打開此文件可以查看LVS結(jié)果報(bào)告。如果版圖與電路圖匹配，會顯示“LAYOUTANDSCHEMATICMATCHED”，否則，會列出Discrepancy項(xiàng)，并注有不能匹配的部分在版圖中的坐標(biāo)和網(wǎng)單中的器件名。Dracula-LVSLVS比較結(jié)果查看:Dracula-LVSInQueryforLVSSetupenvironmentforlvsDracula-LVSInQueryforLVSDracula-LVSSelecterrorDracula-LVSSelecterrorDracula-LVSDisplaynetordeviceDracula-LVSDisplaynetordeviDracula-LVSSchematic－>CDL網(wǎng)表轉(zhuǎn)換：CIW->File－>Export－>CDL…Dracula-LVSSchematic－>CDL網(wǎng)表轉(zhuǎn)換：Dracula-LVS

Dracula-LVSRemarksLayoutDesignSetupfortheDesignWorkflowfortheCell-basedDesignConceptofHierarchDesignLayoutVerificationSetupfortheVerificationConsistentNodeNameDebugwithDesignRuleinMindRemarksLayoutDesigncadence講義版圖設(shè)計(jì)驗(yàn)證cadence講義版圖設(shè)計(jì)驗(yàn)證OUTLINE

Cadence系統(tǒng)概述版圖設(shè)計(jì)工具－VirtuosoLE版圖驗(yàn)證工具－Diva版圖驗(yàn)證工具－DraculaOUTLINECadence系統(tǒng)概述版圖設(shè)計(jì)工具－VCadence系統(tǒng)概述

Cadence概述設(shè)計(jì)流程系統(tǒng)組織結(jié)構(gòu)系統(tǒng)啟動幫助系統(tǒng)Cadence系統(tǒng)概述Cadence概述設(shè)計(jì)流程系統(tǒng)Cadence概述

為什么要學(xué)習(xí)Cadence工具Cadence概述為什么要學(xué)習(xí)Cadence概述集成電路發(fā)展趨勢Cadence概述集成電路發(fā)展趨勢Cadence概述市場需求以及工藝技術(shù)的發(fā)展使得設(shè)計(jì)復(fù)雜度提高，為滿足這樣的需求，我們必須掌握最強(qiáng)大的EDA工具

Cadence概述市場需求以及工藝技術(shù)的發(fā)展使得設(shè)計(jì)Cadence概述VHDL仿真行為綜合邏輯綜合可測性設(shè)計(jì)低功耗設(shè)計(jì)布局布線后仿真SynopsysAltaEpicSynopsysIKOSCadenceCompassSynopsysVantageIKOSVantageCadenceSynopsysSynopsysCompassMentorGraphicsCadenceAvant!MentorGraphicsSunriseSynopsysCompassCadence概述VHDL仿真行為綜合邏輯綜合可測性設(shè)計(jì)低Cadence概述全球最大的EDA公司提供系統(tǒng)級至版圖級的全線解決方案系統(tǒng)龐雜，工具眾多，不易入手除綜合外，在系統(tǒng)設(shè)計(jì)，在前端設(shè)計(jì)輸入和仿真，自動布局布線，版圖設(shè)計(jì)和驗(yàn)證等領(lǐng)域居行業(yè)領(lǐng)先地位具有廣泛的應(yīng)用支持電子設(shè)計(jì)工程師必須掌握的工具之一Cadence概述全球最大的EDA公司Cadence概述System-LevelDesignFunctionVerificationEmulationandAccelerationSynthesis/Place-and-RouteAnalog,RF,andMixed-SignalDesignPhysicalVerificationandAnalysisICPackagingPCBDesignCadence概述System-LevelDesign集成電路設(shè)計(jì)流程

客戶功能定義電路生成功能驗(yàn)證測試生成布局布線后仿真算法設(shè)計(jì)邏輯綜合可測性設(shè)計(jì)低功耗設(shè)計(jì)版圖驗(yàn)證設(shè)計(jì)規(guī)則檢查互連參數(shù)提取集成電路設(shè)計(jì)流程客戶功能定義電路生成功能驗(yàn)證測試生成布局CELL設(shè)計(jì)流程

創(chuàng)建工藝文件版圖單元驗(yàn)證版圖反標(biāo)注打印輸出生成抽象生成參數(shù)化單元生成復(fù)雜陣列符號生成模擬單元轉(zhuǎn)換CELL設(shè)計(jì)流程創(chuàng)建工藝文件版圖單元驗(yàn)證版圖反標(biāo)注打印輸系統(tǒng)組織結(jié)構(gòu)大多數(shù)Cadence工具使用同樣的庫模型，庫結(jié)構(gòu)按目錄結(jié)構(gòu)組織數(shù)據(jù)，這利于不同工具之間的數(shù)據(jù)交互和一致操作。物理組織邏輯組織目錄庫子目錄單元子目錄視圖系統(tǒng)組織結(jié)構(gòu)大多數(shù)Cadence工具使用同樣的庫模型，庫系統(tǒng)組織結(jié)構(gòu)

系統(tǒng)組織結(jié)構(gòu)系統(tǒng)組織結(jié)構(gòu)DDMS（DesignDataManagementSystem）DDMS物理路徑Path/lib/cell_1/layout_3.0邏輯名稱{cell_1layout3.0}Library.lib

系統(tǒng)組織結(jié)構(gòu)DDMS（DesignDataManagem系統(tǒng)統(tǒng)組織結(jié)構(gòu)Examplevendlibdffmux2gatesbodyVhdl.vhd/usr/proj/vendlib/usr/proj/vendlib/dff/usr/proj/vendlib/mux2/usr/proj/vendlib/mux2/gates/usr/proj/vendlib/mux2/body系統(tǒng)統(tǒng)組織結(jié)構(gòu)Examplevendlibdffmux2ga系統(tǒng)組織結(jié)構(gòu)TermsandDefinitions庫（library）：特定工藝相關(guān)的單元集合單元（cell）：構(gòu)成系統(tǒng)或芯片模塊的設(shè)計(jì)對象視圖（view）：單元的一種預(yù)定義類型的表示CIW：命令解釋窗口屬性（attributes）：預(yù)定義的名稱-值對的集合搜索路徑（searchpath）：指向當(dāng)前工作目錄和工作庫的指針系統(tǒng)組織結(jié)構(gòu)TermsandDefinitions系統(tǒng)啟動環(huán)境設(shè)置1.cshrc文件設(shè)置.cshrc文件中指定Cadence軟件和licence文件所在的路徑

2.cdsenv文件設(shè)置

.cdsenv文件包含了Cadence軟件的一些初始設(shè)置，該文件用SKILL語言寫，Cadence可直接執(zhí)行3.cdsinit文件設(shè)置4cds.lib文件設(shè)置系統(tǒng)啟動環(huán)境設(shè)置系統(tǒng)啟動5工藝文件（technologyfile)

技術(shù)文件包含了設(shè)計(jì)必需的很多信息，對設(shè)計(jì)，尤其是版圖設(shè)計(jì)很重要。它包含層的定義，符號化器件定義，幾何、物理、電學(xué)設(shè)計(jì)規(guī)則，以及一些針對特定Cadence工具的規(guī)則定義，如自動布局布線的規(guī)則，版圖轉(zhuǎn)換成GDSII時所使用層號的定義。6顯示文件（display.drf）系統(tǒng)啟動5工藝文件（technologyfile)系統(tǒng)啟動系統(tǒng)啟動1前端啟動命令命令規(guī)模功能icdes基本數(shù)字模擬設(shè)計(jì)輸入icdssicde加數(shù)字設(shè)計(jì)環(huán)境icmsm前端模擬、混合、微波設(shè)計(jì)iccaxl前端設(shè)計(jì)加布局規(guī)劃系統(tǒng)啟動系統(tǒng)啟動命令規(guī)模功能icdes基本數(shù)字模擬設(shè)計(jì)輸入i系統(tǒng)啟動2版圖工具啟動命令命令規(guī)模功能layouts基本版圖設(shè)計(jì)（具有交互DRC功能）layoutPlusm基本版圖設(shè)計(jì)（具有自動化設(shè)計(jì)工具和交互驗(yàn)證工具）系統(tǒng)啟動2版圖工具啟動命令命令規(guī)模功能layouts基本版系統(tǒng)啟動3系統(tǒng)級啟動命令命令規(guī)模功能swbsPcb設(shè)計(jì)msfbl混合型號IC設(shè)計(jì)icfbxl前端到后端大多數(shù)工具系統(tǒng)啟動3系統(tǒng)級啟動命令命令規(guī)模功能swbsPcb設(shè)計(jì)m系統(tǒng)啟動

系統(tǒng)啟動系統(tǒng)啟動CommandInterpreterWindow（CIW）Log文件菜單欄窗口號輸出域命令提示行輸入域鼠標(biāo)按鈕提示系統(tǒng)啟動CommandInterpreterWi幫助系統(tǒng)兩種方式尋求幫助1openbook

在UNIX提示符下輸入命令openbook:host>openbook&2工具在線幫助

每個工具右上角的“help”菜單

幫助系統(tǒng)兩種方式尋求幫助OUTLINE

Cadence系統(tǒng)概述版圖設(shè)計(jì)工具－VirtuosoLE版圖驗(yàn)證工具－Diva版圖驗(yàn)證工具－DraculaOUTLINECadence系統(tǒng)概述版圖設(shè)計(jì)工具－V版圖設(shè)計(jì)工具－VirtuosoLEVirtuosoLayoutEditor－版圖編輯大師Cadence最精華的部分在哪里VirtuosoLayoutEditor界面漂亮友好功能強(qiáng)大完備操作方便高效版圖設(shè)計(jì)工具－VirtuosoLEVirtuosoLay版圖設(shè)計(jì)工具－VirtuosoLE目標(biāo)理解LayoutEditor環(huán)境學(xué)會如何使用LayoutEditor學(xué)會運(yùn)行交互DRC&LVS學(xué)會將設(shè)計(jì)轉(zhuǎn)為Streamformat學(xué)會定制版圖編輯環(huán)境版圖設(shè)計(jì)工具－VirtuosoLE目標(biāo)理解Layout版圖設(shè)計(jì)工具－VirtuosoLE單元設(shè)計(jì)具體流程版圖設(shè)計(jì)工具－VirtuosoLE單元設(shè)計(jì)具體流程VirtuosoLE使用介紹第一步：建庫執(zhí)行：CIW－>Tools－>LibraryManager…LM－>File－>New－>Library…

VirtuosoLE使用介紹第一步：建庫VirtuosoLE使用介紹第二步：指定工藝文件VirtuosoLE使用介紹第二步：指定工藝文件VirtuosoLE使用介紹第三步：建立版圖單元執(zhí)行：LM－>File－>New－>CellView…

VirtuosoLE使用介紹第三步：建立版圖單元VirtuosoLE使用介紹第四步：打開版圖單元執(zhí)行：CIW－>File－>Open…

選擇庫選擇視圖選擇單元VirtuosoLE使用介紹第四步：打開版圖單元選擇庫選版圖設(shè)計(jì)工具－VirtuosoLE版圖編輯環(huán)境版圖設(shè)計(jì)工具－VirtuosoLE版圖編輯環(huán)境版圖設(shè)計(jì)工具－VirtuosoLEVirtuosoLayoutEditing版圖設(shè)計(jì)工具－VirtuosoLEVirtuosoLay版圖設(shè)計(jì)工具－VirtuosoLELSW-層選擇窗口版圖設(shè)計(jì)工具－VirtuosoLELSW-層選擇窗口版圖設(shè)計(jì)工具－VirtuosoLE設(shè)置有效Drawing層

執(zhí)行：LSW－>Edit－>SetValidLayers…

版圖設(shè)計(jì)工具－VirtuosoLE設(shè)置有效Drawing版圖設(shè)計(jì)工具－VirtuosoLEDisplayResourceEditor版圖設(shè)計(jì)工具－VirtuosoLEDisplayReso版圖設(shè)計(jì)工具－VirtuosoLELayersanddisplay.drf版圖設(shè)計(jì)工具－VirtuosoLELayersandd版圖設(shè)計(jì)工具－VirtuosoLESetDisplayOptions版圖設(shè)計(jì)工具－VirtuosoLESetDisplay版圖設(shè)計(jì)工具－VirtuosoLESetEditorOptions版圖設(shè)計(jì)工具－VirtuosoLESetEditorO版圖設(shè)計(jì)工具－VirtuosoLE鼠標(biāo)用法版圖設(shè)計(jì)工具－VirtuosoLE鼠標(biāo)用法版圖設(shè)計(jì)工具－VirtuosoLE工藝文件流圖版圖設(shè)計(jì)工具－VirtuosoLE工藝文件流圖版圖設(shè)計(jì)工具－VirtuosoLETechnologyFile命令版圖設(shè)計(jì)工具－VirtuosoLETechnologyF版圖設(shè)計(jì)工具－VirtuosoLE主要編輯命令Undo－取消Redo－恢復(fù)Move－移動Copy－復(fù)制Stretch－拉伸Delete－刪除Merge－合并Search－搜索編輯命令非常友好，先點(diǎn)擊命令，然后對目標(biāo)圖形進(jìn)行操作版圖設(shè)計(jì)工具－VirtuosoLE主要編輯命令編輯命令非常版圖設(shè)計(jì)工具－VirtuosoLE主要創(chuàng)建命令Rectangle－矩形Polygon－多邊形Path－互聯(lián)Label－標(biāo)簽Instance－例元Contact－通孔現(xiàn)在LSW中選中層，然后點(diǎn)擊創(chuàng)建命令，在畫相應(yīng)圖形版圖設(shè)計(jì)工具－VirtuosoLE主要創(chuàng)建命令現(xiàn)在LSW中繪制反相器版圖INVExample

首先回顧一下CMOS反相器制作流程：Stage1:NwellPwell繪制反相器版圖INVExampleNwellPwell繪制反相器版圖Stage2:PdiffusionNdiffusion繪制反相器版圖Stage2:PdiffusionNdi繪制反相器版圖Stage3:Polygate繪制反相器版圖Stage3:Polygate繪制反相器版圖Stage4:P+implantN+implant

繪制反相器版圖Stage4:P+implantN+i繪制反相器版圖Stage5:contact繪制反相器版圖Stage5:contact繪制反相器版圖Stage6:Metal1繪制反相器版圖Stage6:Metal1繪制反相器版圖Stage7:via繪制反相器版圖Stage7:via繪制反相器版圖Stage8:Metal2繪制反相器版圖Stage8:Metal2繪制反相器版圖

版圖編輯工具使用器件加工工藝流程OK?。?！繪制反相器版圖版圖編輯工具使用器件加工工藝流程OK?。?！繪制反相器版圖1繪制反相器版圖1繪制反相器版圖2繪制反相器版圖2繪制反相器版圖3繪制反相器版圖3繪制反相器版圖4繪制反相器版圖4繪制反相器版圖5繪制反相器版圖5繪制反相器版圖6繪制反相器版圖6繪制反相器版圖7繪制反相器版圖7繪制反相器版圖8繪制反相器版圖8繪制反相器版圖9繪制反相器版圖9VirtuosoLayoutEditor

現(xiàn)在，您已經(jīng)掌握版圖編輯大師的基本操作，通過上機(jī)實(shí)驗(yàn)鞏固和提高！VirtuosoLayoutEditor

Cadence設(shè)計(jì)系統(tǒng)介紹

清華大學(xué)微電子所

OUTLINE

Cadence系統(tǒng)概述版圖設(shè)計(jì)工具－VirtuosoLE版圖驗(yàn)證工具－Diva版圖驗(yàn)證工具－DraculaOUTLINECadence系統(tǒng)概述版圖設(shè)計(jì)工具－V設(shè)計(jì)流程

設(shè)計(jì)流程版圖驗(yàn)證版圖驗(yàn)證的必要性？確保版圖繪制滿足設(shè)計(jì)規(guī)則確保版圖與實(shí)際電路圖一致確保版圖沒有違反電氣規(guī)則可供參數(shù)提取以便進(jìn)行后模擬版圖驗(yàn)證版圖驗(yàn)證的必要性？版圖驗(yàn)證IC后端流程圖:版圖驗(yàn)證IC后端流程圖:Cadence版圖驗(yàn)證工具Diva

Diva是Cadence的版圖編輯大師Virtuoso集成的交互式版圖驗(yàn)證工具，具有使用方便、操作快捷的特點(diǎn)，非常適合中小規(guī)模單元的版圖驗(yàn)證。Dracula

Dracula（吸血鬼）是Cadence的一個獨(dú)立的版圖驗(yàn)證工具，按批處理方式工作，功能十分強(qiáng)大，目前是完整芯片驗(yàn)證的標(biāo)準(zhǔn)。Cadence版圖驗(yàn)證工具Diva版圖驗(yàn)證工具－DIVADiva－DesignInteractiveVerificationAutomation

DIVA是Cadence軟件中的驗(yàn)證工具集，用它可以找出并糾正設(shè)計(jì)中的錯誤.它除了可以處理物理版圖和準(zhǔn)備好的電氣數(shù)據(jù)，從而進(jìn)行版圖和線路圖的對查（LVS）外。還可以在設(shè)計(jì)的初期就進(jìn)行版圖檢查，盡早發(fā)現(xiàn)錯誤并互動地把錯誤顯示出來，有利于及時發(fā)現(xiàn)錯誤所在，易于糾正。

版圖驗(yàn)證工具－DIVADiva－DesignInter版圖驗(yàn)證工具－DIVADiva工具集組成:1.設(shè)計(jì)規(guī)則檢查（iDRC）2.版圖寄生參數(shù)提取（iLPE）3.寄生電阻提?。╥PRE）4.電氣規(guī)則檢查（iERC）5.版圖與電路圖一致比較（iLVS）版圖驗(yàn)證工具－DIVADiva工具集組成:版圖驗(yàn)證工具－DIVARemark:Diva中各個組件之間是互相聯(lián)系的，有時候一個組件的執(zhí)行要依賴另一個組件先執(zhí)行。例如：要執(zhí)行LVS就先要執(zhí)行DRC。

運(yùn)行Diva之前，要準(zhǔn)備好規(guī)則驗(yàn)證文件，這些文件有默認(rèn)名稱：做DRC時的文件應(yīng)以divaDRC.rul命名，版圖提取文件以divaEXT.rul命名。做LVS時規(guī)則文件應(yīng)以divaLVS.rul命名。版圖驗(yàn)證工具－DIVARemark:版圖驗(yàn)證工具－DIVADIVA功能DRCExtractorERCLVS版圖驗(yàn)證工具－DIVADIVA功能版圖驗(yàn)證工具－DIVADRC:對IC版圖做幾何空間檢查，以確保線路能夠被特定加工工藝實(shí)現(xiàn)。ERC:檢查電源、地的短路，懸空器件和節(jié)點(diǎn)等電氣特性。LVS:將版圖與電路原理圖做對比，以檢查電路的連接，與MOS的長寬值是否匹配。LPE:從版圖數(shù)據(jù)庫提取電氣參數(shù)（如MOS的W、L值BJT、二極管的面積，周長，結(jié)點(diǎn)寄生電容等）并以Hspice網(wǎng)表方式表示電路。

版圖驗(yàn)證工具－DIVADRC:對IC版圖做幾何空間檢查，版圖驗(yàn)證工具－DIVADIVA工具流程版圖驗(yàn)證工具－DIVADIVA工具流程版圖驗(yàn)證工具－DIVADesignRuleChecking版圖驗(yàn)證工具－DIVADesignRuleCheckin版圖驗(yàn)證工具－DIVADRC界面版圖驗(yàn)證工具－DIVADRC界面版圖驗(yàn)證工具－DIVACheckingMethod指的是要檢查的版圖的類型:Flat表示檢查版圖中所有的圖形，對子版圖塊不檢查。Hierarchical利用層次之間的結(jié)構(gòu)關(guān)系和模式識別優(yōu)化，檢查電路中每個單元塊內(nèi)部是否正確。hierw/ooptimization利用層次之間的結(jié)構(gòu)關(guān)系而不用模式識別優(yōu)化，來檢查電路中每個單元塊。CheckingLimit可以選擇檢查哪一部分的版圖:Full表示查整個版圖Incremental查自從上一次DRC檢查以來，改變的版圖。byarea是指在指定區(qū)域進(jìn)行DRC檢查。一般版圖較大時，可以分塊檢查。

版圖驗(yàn)證工具－DIVACheckingMethod指的是要版圖驗(yàn)證工具－DIVASwitchNames在DRC文件中，我們設(shè)置的switch在這里都會出現(xiàn)。這個選項(xiàng)可以方便我們對版圖文件進(jìn)行分類檢查。這在大規(guī)模的電路檢查中非常重要。EchoCommands

選上時在執(zhí)行DRC的同時在CIW窗口中顯示DRC文件。RulesFile

指明DRC規(guī)則文件的名稱，默認(rèn)為divaDRC.rulRulesLibrary

這里選定規(guī)則文件在哪個庫里。Machine

指明在哪臺機(jī)器上運(yùn)行DRC命令。local

表示在本機(jī)上運(yùn)行。對于我們來說，是在本機(jī)運(yùn)行的，選local。remote

表示在遠(yuǎn)程機(jī)器上運(yùn)行。RemoteMachineName

遠(yuǎn)程機(jī)器的名字。

版圖驗(yàn)證工具－DIVASwitchNames版圖驗(yàn)證工具－DIVADiva查錯:錯誤在版圖文件中會高亮顯示，很容易觀察到。另外也可以選擇Verify-Markers-Find菜單來幫助找錯。單擊菜單后會彈出一個窗口，在這個窗口中單擊apply就可以顯示第一個錯誤。同樣，可以選擇Verify-Markers-Explain來看錯誤的原因提示。選中該菜單后，用鼠標(biāo)在版圖上出錯了的地方單擊就可以了。也可以選擇Verify-Markers-Delete把這些錯誤提示刪除。

版圖驗(yàn)證工具－DIVADiva查錯:版圖驗(yàn)證工具－DIVA

版圖驗(yàn)證工具－DIVA版圖驗(yàn)證工具－DIVA分析錯誤（Explain）版圖驗(yàn)證工具－DIVA分析錯誤（Explain）版圖驗(yàn)證工具－DIVA

版圖驗(yàn)證工具－DIVA版圖驗(yàn)證工具－DIVAExtractor版圖驗(yàn)證工具－DIVAExtractor版圖驗(yàn)證工具－DIVAExtractor功能提取器件和互聯(lián)信息用于ERC或LVS提取網(wǎng)表提取有寄生參數(shù)的版圖網(wǎng)表用于模擬提取層次FlatHierarchicalMicro版圖驗(yàn)證工具－DIVAExtractor功能版圖驗(yàn)證工具－DIVAExtractor界面版圖驗(yàn)證工具－DIVAExtractor界面版圖驗(yàn)證工具－DIVA

版圖驗(yàn)證工具－DIVA版圖驗(yàn)證工具－DIVALVS版圖驗(yàn)證工具－DIVALVS版圖驗(yàn)證工具－DIVA

LVS版圖驗(yàn)證工具－DIVALVS版圖驗(yàn)證工具－DIVA

LVSCheck版圖驗(yàn)證工具－DIVALVSCheck版圖驗(yàn)證工具－DraculaDracula（吸血鬼）是Cadence的一個獨(dú)立的版圖驗(yàn)證工具，它采用批處理的工作方式。Dracula功能強(qiáng)大，目前被認(rèn)為布局驗(yàn)證的標(biāo)準(zhǔn)，幾乎全世界所有的IC公司都拿它作sigh-off的憑據(jù)。特別是對整個芯片版圖的最后驗(yàn)證，一定要交由Dracula處理。

版圖驗(yàn)證工具－DraculaDracula（吸血鬼）是C版圖驗(yàn)證工具－DraculaBasicsofDraculaVerication版圖驗(yàn)證與工藝相關(guān)-需要工藝信息數(shù)據(jù)庫版圖驗(yàn)證輸入-版圖數(shù)據(jù)(GDSII格式);網(wǎng)表信息(用于LVS);工藝相關(guān)信息驗(yàn)證方式-IncrementalVSFullchipHierarchicalVSFlattenOnlineVSoffline版圖驗(yàn)證工具－DraculaBasicsofDracul版圖驗(yàn)證工具－DraculaDracula主要功能:

1．設(shè)計(jì)規(guī)則檢查－DRC*2．電氣規(guī)則檢查－ERC3．版圖&原理圖一致性檢查－LVS*4．版圖參數(shù)提?。璍PE5．寄生電阻提取－PRE版圖驗(yàn)證工具－DraculaDracula主要功能:

版圖驗(yàn)證工具－DraculaDracula的處理流程版圖驗(yàn)證工具－DraculaDracula的處理流程版圖驗(yàn)證工具－DraculaHowtoUse