CPU包括運算器和控制器兩個部分

CPU包括運算器和控制器兩個部分。MCS-51單片機的運算器可實現(xiàn)多種數(shù)據(jù)處理工作，具有二進制數(shù)據(jù)和BCD碼數(shù)據(jù)的處理能力，其布爾運算能力尤其強大。運算器由算術(shù)邏輯單元ALU、累加器A、寄存器B和程序狀態(tài)字PSW組成。算術(shù)邏輯單元ALU(Arithmetic/LogicUnit)可實現(xiàn)8位二進制數(shù)據(jù)的加、減、乘、除等算術(shù)運算和邏輯與、或、異或、清零、取反等邏輯運算，并可實現(xiàn)數(shù)據(jù)傳送、循環(huán)移位、測試跳轉(zhuǎn)等功能。MCS-51單片機的算術(shù)邏輯單元還具有很強的位處理能力，可以對位變量(bit)進行數(shù)據(jù)傳送、置位、清零、取反、測試跳轉(zhuǎn)及邏輯與、或等運算。累加器A是一個8位的寄存器，是CPU中使用最為頻繁的寄存器。在算術(shù)運算和邏輯運算指令中一般用累加器A來存放參與運算的一個操作數(shù)和運算結(jié)果，一些特殊的運算如移位、取反等只能對累加器A中的數(shù)據(jù)進行。寄存器B也是一個8位的寄存器，主要用于配合累加器A實現(xiàn)乘法和除法運算。在乘法運算中，寄存器B存放一個乘數(shù)和乘積的高字節(jié)?？刂破饔芍噶罴拇嫫鱅R、指令譯碼器ID、程序計數(shù)器PC、堆棧指針SP、數(shù)據(jù)指針DPTR等組成?？刂破鞅举|(zhì)上是復(fù)雜的時序控制電路,CPU從程序存儲器取得指令后放入指令寄存器，然后用指令譯碼器對指令進行譯碼,并發(fā)出各種控制信號,從而使計算機的各硬件部分按照時鐘信號的節(jié)拍協(xié)調(diào)一致、互相配合,最終實現(xiàn)各種功能。程序計數(shù)器PC(ProgramCounter)是一個16位的寄存器，控制著程序的執(zhí)行順序。PC中始終存放著下一條將要執(zhí)行的指令的存儲首地址。一條指令執(zhí)行完成后，CPU自動從PC指向的下一條指令的存儲地址取出一個字節(jié)，然后PC的值自動加1，指向下一個存儲位置。如果當(dāng)前執(zhí)行的指令改變了PC的值，程序運行的流向也就發(fā)生了變化，這就是程序跳轉(zhuǎn)。單片機復(fù)位時，PC的值被清0，所以復(fù)位后執(zhí)行的第一條指令總是存放在ROM中地址為0的存儲單元。數(shù)據(jù)指針DPTR(DataPointer)是一個16位的寄存器。MCS-51單片機外部地址總線寬度是16位的，當(dāng)訪問外部數(shù)據(jù)存儲器或程序存儲器時，可以用DPTR來進行尋址。DPTR的高字節(jié)寄存器用DPH來表示，低字節(jié)寄存器用DPL來表示，DPTR即可以作為一個16位的寄存器進行存取，也可以作為兩個獨立的8位寄存器進行操作。復(fù)位后DPTR