應(yīng)用于FPGA器件中電源模塊的選擇及設(shè)計(jì)方案

【W(wǎng)ord版本下載可任意編輯】應(yīng)用于FPGA器件中電源模塊的選擇及設(shè)計(jì)方案描述電源系統(tǒng)的需求很容易，執(zhí)行這些需求卻更具挑戰(zhàn)性。只要它比上一代產(chǎn)品更小、更可靠、更有效且成本更低，那么設(shè)計(jì)經(jīng)理、營銷團(tuán)隊(duì)和用戶就會(huì)很高興。FPGA等現(xiàn)代半導(dǎo)體器件使這項(xiàng)具有挑戰(zhàn)性的任務(wù)變得更加困難，它們需要以大電流提供多個(gè)容限嚴(yán)格的電壓軌，并涉及到時(shí)序等其他復(fù)雜問題。

在這篇技術(shù)文章中，Aimtec公司將研究現(xiàn)代電源架構(gòu)如何幫助解決這些挑戰(zhàn)，并討論如何選擇電源模塊。本文還將考慮設(shè)計(jì)與購買這些模塊化解決方案哪種更好。

現(xiàn)代電源架構(gòu)及向中間總線的過渡

在早期的系統(tǒng)中，大多數(shù)半導(dǎo)體采用5V供電，電源通常只是一個(gè)單元，有時(shí)帶有多個(gè)電壓軌，以便適應(yīng)多個(gè)模擬器件，并通過布線將電能分配到系統(tǒng)各處。可靠性至關(guān)重要的系統(tǒng)有時(shí)會(huì)以冗余配置的方式集成兩個(gè)（或多個(gè)）電源。

大約25年前，半導(dǎo)體電壓開始向更低的電壓遷移，并且隨著電信系統(tǒng)的普及，基于電池電壓的48V供電變得越來越普遍。這時(shí)候就形成了分布式電源架構(gòu)（DPA）的概念，這種架構(gòu)解決了先前方法的一些缺點(diǎn)。

采用高壓總線（通常為48V）局部供電的電源轉(zhuǎn)換器稱為“磚”，這種轉(zhuǎn)換器可以執(zhí)行所需的邏輯電平轉(zhuǎn)換。隨著總線電壓提高十倍，電流成比例地減小，損耗也減小了電流降的平方。這種顯著的減少使得可以使用更細(xì)的電線，從而降低了系統(tǒng)成本和重量，同時(shí)仍然提高整體效率。

DPA的主要缺點(diǎn)是每個(gè)電源“磚”都包含隔離，這會(huì)降低效率，并增加尺寸、成本和復(fù)雜性。隨著大多數(shù)DPA系統(tǒng)都使用了好幾個(gè)磚，這個(gè)問題就變得非常重要。

圖1：DPA和IBA的比較

DPA的修改版——中間總線架構(gòu)（IBA）——可執(zhí)行從48V到半穩(wěn)定局部總線的轉(zhuǎn)換（盡管可使用多種電壓，但通常為12V），從而解決這一問題。這些中間總線轉(zhuǎn)換器（IBC）可以提供隔離，并接入多個(gè)非隔離轉(zhuǎn)換器，從而執(zhí)行到半導(dǎo)體所需邏輯電平的轉(zhuǎn)換。

這種轉(zhuǎn)換器由于放置在它們所供電負(fù)載的附近，因此被稱為負(fù)載點(diǎn)（PoL）轉(zhuǎn)換器。這樣可以地減少大電流走線的長度，減少損耗，并提高對(duì)負(fù)載波動(dòng)的快速響應(yīng)。

現(xiàn)代FPGA的電源需求

通常，F(xiàn)PGA需要提供若干嚴(yán)格穩(wěn)壓的不同電壓軌，并輔以上電時(shí)序，從而確保實(shí)現(xiàn)可靠的操作并防止損壞。需要供電的地方包括內(nèi)核、輸入/輸出和任何輔助功能。

內(nèi)核所需的電壓通常在0.9V和1.2V之間，并且容差為5%（有時(shí)以毫伏表示），而I/O的電壓取決于所使用的數(shù)字I/O邏輯。一個(gè)系統(tǒng)中可以有多個(gè)I/O電壓。輔助電壓通常為2.5V，但是視具體的FPGA情況不同，范圍可能在0.9V至3.3V之間。為了不影響敏感電路，這個(gè)電源軌通常會(huì)設(shè)置濾波電路，以便消除任何紋波。

圖2：FPGA需要相當(dāng)復(fù)雜的電源配置

FPGA負(fù)載是高度動(dòng)態(tài)的，因此會(huì)產(chǎn)生包括大電流尖峰在內(nèi)的瞬變。FPGA的制造商規(guī)定使用多個(gè)1?F至10?F的去耦電容器，這些電容器可能會(huì)在啟動(dòng)期間影響電源模塊。

向FPGA施加電壓的時(shí)序很重要。為此，PoL模塊通常包含一個(gè)使能引腳，這個(gè)引腳可以由分立邏輯或?qū)Ｓ闷骷ɡ鏣I的LM3880）控制。

PoL轉(zhuǎn)換器：概述

IBA應(yīng)用中所用PoL轉(zhuǎn)換器通常會(huì)從一個(gè)電壓跳變到另一個(gè)較低的電壓。用于此目的的拓?fù)渫ǔ７Q為“降壓”，從理論上講，該操作很簡(jiǎn)單。MOSFET開關(guān)會(huì)通過斷開和閉合，在其打開時(shí)利用電感器中所存儲(chǔ)的能量為負(fù)載供電。輸入和輸出電壓之間的關(guān)系由MOSFET驅(qū)動(dòng)信號(hào)的占空比決定，該占空比永遠(yuǎn)不可能大于1，因此輸出始終小于輸入。

圖3：從理論上講，降壓轉(zhuǎn)換器比較簡(jiǎn)單

PoL轉(zhuǎn)換器可以以具有內(nèi)置功能和密集布局的預(yù)構(gòu)建模塊方式獲取，這樣可以使其非常適合放置在現(xiàn)代電子設(shè)計(jì)中的狹窄空間以內(nèi)。為了選擇器件，設(shè)計(jì)人員應(yīng)考慮幾個(gè)因素，例如輸入和輸出電壓以及輸入范圍必須適合應(yīng)用這些因素就顯而易見。

一些器件具有固定輸出電壓，而另一些則需要在調(diào)整引腳與地之間增設(shè)簡(jiǎn)單電阻來設(shè)置輸出電壓。采用可變輸出PoL具有若干優(yōu)點(diǎn)，例如能夠在無需更改PCB布局的情況下更改輸出電壓——如果將來需要更改負(fù)載（例如FPGA），這點(diǎn)就很有用。這也說明同一料號(hào)可以在設(shè)計(jì)中多次使用，從而推動(dòng)規(guī)模經(jīng)濟(jì)并降低所需管理、購買和庫存的零件。

使能引腳可用于在不需要PoL的輸出時(shí)將其關(guān)閉以節(jié)省能量，并且可以實(shí)現(xiàn)啟動(dòng)控制——尤其是對(duì)于FPGA來說，其電源軌通常需要開展時(shí)序控制更是如此。為了確保電壓、線路調(diào)整率、負(fù)載調(diào)整率、紋波/噪聲和瞬態(tài)性能等參數(shù)滿足FPGA的需求，輸出規(guī)格尤其重要。特別是在將PoL與高度去耦的FPGA配合使用時(shí)，還應(yīng)確定能夠啟動(dòng)電容性負(fù)載。

器件的效率決定了會(huì)產(chǎn)生多少廢熱——如果廢熱很高（效率低），則可能需要采取散熱管理措施，例如風(fēng)扇和散熱器，這對(duì)任何設(shè)計(jì)來說都會(huì)增加體積和成本。與之相關(guān)的是熱降額，因?yàn)椴⒎撬蓄~定功率都可以在工作溫度下使用——制造商會(huì)以功率與環(huán)境溫度關(guān)系圖的方式展示安全工作區(qū)域。

分立式還是模塊化？哪種方法更好？

制造商提供的芯片組和應(yīng)用筆記許諾PoL器件的設(shè)計(jì)非常簡(jiǎn)單，這對(duì)于為實(shí)驗(yàn)室使用構(gòu)建“性”產(chǎn)品的情況可能正確。但是，要?jiǎng)?chuàng)立可以重復(fù)工作數(shù)千次的、經(jīng)過良好調(diào)試和容錯(cuò)的設(shè)計(jì)，情況卻完全不同——這就需要考慮許多因素。

在主PCB上增加大電流PoL布局，可能需要使用較厚的銅箔，這會(huì)大大增加成本。即使不是如此，為了防止PoL中存在的開關(guān)引起的EMI問題，PCB布局也至關(guān)重要——除非芯片制造商給出了適合用戶空間的調(diào)試布局，但這種情況卻很少見。EMI設(shè)計(jì)可能很費(fèi)時(shí)，需要的技能和設(shè)備。

通常，“制作”還是“購買”的決定性因素，是對(duì)分立式解決方案的BOM成本與模塊購買價(jià)格開展比較。但是，對(duì)于獲知真相來說，這還遠(yuǎn)遠(yuǎn)不夠準(zhǔn)確——還必須將開發(fā)和成本（可能需要多次反復(fù)）與維護(hù)BOM、采購和組裝分立式解決方案的運(yùn)營成本一起考慮在內(nèi)。公司內(nèi)部設(shè)計(jì)不可防止地會(huì)延長項(xiàng)目的時(shí)間進(jìn)度，這意味著較晚將產(chǎn)品發(fā)布到市場(chǎng)上，會(huì)降低在市場(chǎng)形成階段占領(lǐng)份額的能力。

模塊化PoL解決方案

Aimtec的AMSRLx-NZ系列是現(xiàn)代PoL的一個(gè)很好的例子。小型、高效的6、10和16A器件適用于許多應(yīng)用，包括電信、計(jì)算機(jī)網(wǎng)絡(luò)、5G通信、工作站、服務(wù)器和LAN/WAN。

12V輸入非常適合于IBA，因?yàn)樗梢愿采w8.3至14.0V的范圍，并且可以通過單個(gè)電阻在0.75至5.0V的范圍內(nèi)調(diào)整輸出，并啟動(dòng)高達(dá)6000?F的電容性負(fù)載，從而滿足FPGA和其他器件的需求。10和16A版本上的遠(yuǎn)程檢測(cè)功能，還可以應(yīng)對(duì)PoL及其負(fù)載之間的任何壓降。

其輸出電壓通常為±1%，線路和負(fù)載調(diào)整率分別為±0.3%和±0.4%，因此可提供穩(wěn)定、準(zhǔn)確的輸出，而與大多數(shù)FPGA兼容。當(dāng)與470?F電容器配合使用時(shí)，這類器件可以在約20?s的時(shí)間內(nèi)從50%的負(fù)載跳變恢復(fù)，偏差僅為±100mV。

這些PoL由于其效率為96%，并且在待機(jī)模式下，電流消耗僅為1mA，因此還幾乎不需要采取散熱管理措施。它們可以在60℃的自然通風(fēng)條件下提供全部功率，而如果采用強(qiáng)迫通風(fēng)，只需要提供300LFM氣流，就可以將其擴(kuò)展到85℃。

這些器件功能豐富，包含了遠(yuǎn)程檢測(cè)和控制引腳以及短路保護(hù)、欠