數(shù)字電子技術基礎：第11章 數(shù)字系統(tǒng)設計

第11章數(shù)字系統(tǒng)設計實例11.1數(shù)字系統(tǒng)設計的描述方法11.2數(shù)字系統(tǒng)設計實例11.1數(shù)字系統(tǒng)設計的描述方法11.1.1方框圖①提高了系統(tǒng)結構的可讀性和清晰度。②容易進行結構化系統(tǒng)設計。③便于對系統(tǒng)進行修改和補充。④為設計者和用戶之間提供了交流的手段和基礎方框圖描述法是在矩形框內(nèi)用文字、表達式、符號或圖形來表示系統(tǒng)的各個子系統(tǒng)或模塊的名稱和主要功能。矩形框之間用帶箭頭的線段相連接，表示各子系統(tǒng)或模塊之間數(shù)據(jù)流或控制流的信息通道。圖上的一條連線可表示實際電路間的一條或多條連接線，連線旁的文字或符號可以表示主要信息通道的名稱、功能或信息類型。箭頭指示了信息的傳輸方向。方框圖是系統(tǒng)設計的初步，其設計是一個自頂向下、逐步細化的過程?！纠?1-1】設計一個數(shù)據(jù)采集系統(tǒng)方框圖。解：①根據(jù)題意先畫出系統(tǒng)的粗框圖如圖11-1(a)所示。該框圖定義和描述了系統(tǒng)從輸入到輸出的基本功能模塊和實現(xiàn)的一般過程。②在對系統(tǒng)的數(shù)據(jù)和控制信息進行分析和定義后將系統(tǒng)框圖作進一步的分解和細化。圖11-1(b)為第一步的分解圖。③系統(tǒng)框圖中的輸入、輸出只是一般意義的輸入和輸出，輸入信號在A/D轉換前一般要進行放大或衰減處理，輸出的方式根據(jù)要求可以是顯示或進一步的后處理等。圖11-1(c)為輸入、輸出進一步明確后的方框圖。圖11-1數(shù)據(jù)采集系統(tǒng)框圖11.1.2時序圖【例11-2】用時序圖描述數(shù)據(jù)采集系統(tǒng)控制數(shù)據(jù)寫入、讀出存儲器的時間關系。

解：該系統(tǒng)存儲器的數(shù)據(jù)寫入、讀出的時序主要由控制功能模塊產(chǎn)生，寫入存儲器的數(shù)據(jù)由A/D轉換器提供，其時間順序如下：首先給A/D發(fā)出啟動命令START。START為高電平有效，當START下降沿來到時開始進行A/D轉換。

EOC為A/D轉換器的轉換結束信號，輸出高電平有效。在START上升沿后1~8個時鐘周期內(nèi)，EOC變?yōu)榈碗娖綍r，標志A/D正在進行轉換，當A/D轉換結束時，EOC由低變?yōu)楦?，控制電路向A/D發(fā)出輸出允許信號后，A/D轉換的數(shù)據(jù)便可以送出。存儲器的寫命令WR為低電平有效，當控制電路向存儲器發(fā)出寫命令WR后，便可以將A/D送出的數(shù)據(jù)寫入存儲器。存儲器寫完數(shù)據(jù)后，控制電路再向存儲器發(fā)RD讀出命令。當RD為低電平有效時，便可以從存儲器讀出數(shù)據(jù)。圖11-2例11-2工作時序圖11.2數(shù)字系統(tǒng)設計實例11.2.1定時電路的設計【例11-3】設計定時電路，要求該電路實現(xiàn)以下功能：(1)可任意設置定時的小時、分。(2)數(shù)碼管顯示減計數(shù)過程的時間，可顯示小時、分、秒。(3)定時結束報警。解：①定時電路的方框圖描述。根據(jù)定時電路的設計要求，我們把該電路的工作過程分為三步進行：首先設置需要定時的時間；然后啟動定時計數(shù)器開始計時，計時采用倒計時的方式工作，同時顯示倒計時的時間；最后當定時結束時產(chǎn)生報警信號，用發(fā)光二極管指示定時結束。圖11-3定時電路框圖②系統(tǒng)組成及基本原理。定時電路原理圖如圖11-4所示，該電路由振蕩器、計數(shù)器、時間顯示、定時控制、定時時間設置幾個部分組成?！ざ〞r時間設置。時間設置電路可實現(xiàn)小時和分的設置。由于采用減計數(shù)方式，設置的時間就是需要的定時時間。小時的設置通過直接置A7、A8兩計數(shù)器的數(shù)據(jù)置數(shù)端D12~D7。因為一天只有24小時，小時的最高位只為2，因此A7計數(shù)器的C、D端接地。如需要更長的定時時間，對C、D端置數(shù)即可。圖11-4定時電路原理圖分的設置有兩個過程：計數(shù)開始前為人工預置定時時間的分，此時S1=0，A13導通，A14斷開，人工預置的時間分鐘通過A13數(shù)據(jù)總線驅動器的D6~D0送入A9、A10計數(shù)器的數(shù)據(jù)端。計數(shù)開始時，S1=1,A13斷開，人工預置的分鐘數(shù)據(jù)就不能通過A13送入A9、A10分計數(shù)器的數(shù)據(jù)端。在減計數(shù)的過程中，如果小時計數(shù)器A7、A8不為0，每當A7、A8減1計數(shù)，分計數(shù)器就要從59減到0。由于A14的使能端接A9的借位端，當A9、A10分計數(shù)器減到0時，A14導通使A9、A10自動設置到59?！び嫈?shù)、顯示、分頻。計數(shù)器是整個定時系統(tǒng)的主要部分。由6塊十進制加減計數(shù)器74LS168構成減法計數(shù)器。小時計數(shù)器的模值為24，分和秒計數(shù)器的模值都是60。計數(shù)器的輸出通過數(shù)碼管驅動譯碼器A1~A6去驅動共陰極數(shù)碼管顯示時間，顯示的時間值為時、分、秒。計數(shù)器的計數(shù)時鐘頻率為1Hz，由晶體振蕩器產(chǎn)生的32768Hz時鐘，經(jīng)過A17、A18兩片計數(shù)器215分頻得到?！ざ〞r啟動和定時控制。設置好定時時間的時、分值后，撥動開關S1接地(S1=0)，D觸發(fā)器(A15)的Q=1,設置的時間值送入計數(shù)器并顯示。S1再撥到UCC時(S1=1)，減計數(shù)定時開始。當時間值減到全0時，A15的CLK端產(chǎn)生上升沿，使Q=0，顯示器全滅，發(fā)光二極管V1亮。該電路的定時結束指示電路也可以根據(jù)需要改成不同形式的控制方式，如控制繼電器的通斷、定時發(fā)聲報警、定時產(chǎn)生啟動信號等等。該電路也可改成加法計數(shù)定時系統(tǒng)，讀者可根據(jù)要求設計出相應的定時電路。11.2.2數(shù)字頻率計的設計1.頻率測量的工作原理數(shù)字頻率計是用于測量信號頻率的電路。測量信號的頻率參數(shù)是最常用的測量方法之一。實現(xiàn)頻率測量的方法比較多，在此我們主要介紹三種常用的方法：時間門限測量法、標準頻率比較測量法、等精度測量法。1)時間門限測量法在一定的時間門限T內(nèi)，如果測得輸入信號的脈沖數(shù)為N，設待測信號的頻率為fx，則該信號的頻率為改變時間T，則可改變測量頻率范圍。例如，當T=1s,則fx=N(Hz)；T=1ms，則fx=N(kHz)。此方法的原理框圖如圖11-5所示，時序波形圖如圖11-6所示。圖11-5測頻原理框圖圖11-6測頻時序波形圖2)標準頻率比較測量法用兩組計數(shù)器在相同的時間門限內(nèi)同時計數(shù)，測得待測信號的脈沖個數(shù)為N1、已知的標準頻率信號的脈沖個數(shù)為N2，設待測信號的頻率為fx,已知的標準頻率信號的頻率為f0；由于測量時間相同，則可得到如下等式：從上式可得出待測信號的頻率公式為標準頻率比較測量法對測量時產(chǎn)生的時間門限的精度要求不高，對標準頻率信號的頻率準確度和頻率的穩(wěn)定度要求較高，標準信號的頻率越高，測量的精度就比較高。該方法的測量時間誤差與時間門限測量法的相同，可能的最大誤差為正負一個待測信號周期，即Δt=±1/fx。測量時可能產(chǎn)生的誤差時序波形如圖11-7所示。圖11-7一般測量時可能產(chǎn)生的誤差時序波形圖3)等精度測量法等精度測量法的機理是在標準頻率比較測量法的基礎上改變計數(shù)器的計數(shù)開始和結束與閘門門限的上升沿和下降沿的嚴格關系。當閘門門限的上升沿到來時，如果待測量信號的上升沿未到時兩組計數(shù)器也不計數(shù)，只有在待測量信號的上升沿到來時，兩組計數(shù)器才開始計數(shù)；當閘門門限的下降沿到來時，如果待測量信號的一個周期未結束時兩組計數(shù)器也不停止計數(shù)，只有在待測量信號的一個周期結束時兩組計數(shù)器才停止計數(shù)。這樣就克服了待測量信號的脈沖周期不完整的問題，其誤差只由標準頻率信號產(chǎn)生，與待測量信號的頻率無關。最大誤差為正負一個標準頻率周期，即Δt=±1/f0。由于一般標準信號頻率都在幾十兆赫茲以上，因此誤差小于10-6。圖11-8等精度測量法的時序波形圖2.頻率計電路設計【例11-4】設計一頻率計，要求：(1)測頻的頻率范圍為1Hz~10kHz。(2)顯示位數(shù)用四位數(shù)碼顯示。解：時間門限測量頻率的原理框圖如圖11-5所示，晶體振蕩電路產(chǎn)生較高的標準頻率，經(jīng)分頻電路可獲得各種時間基準脈沖(T=1s,0.1s,10ms,1ms，…)，由開關S控制選擇時基脈沖。被測信號經(jīng)放大整形后變成脈沖信號送到主控門的輸入端，只有在閘門信號的閘門時間T內(nèi)輸入信號才能通過主控門進行計數(shù)。測頻電路的時序波形如圖11-6所示。3.實現(xiàn)電路及說明時間門限測量頻率電路圖如圖11-9所示。電路中的振蕩電路產(chǎn)生1MHz的頻率標準，經(jīng)分頻器10分頻、102分頻、103分頻、104分頻、105分頻、106分頻，產(chǎn)生6種時基信號10μs、0.1ms、1ms、10ms、0.1s、1s，分頻電路由十進制計數(shù)器74LS90實現(xiàn)(圖中的D1~D6)。

時基信號由八選一數(shù)據(jù)選擇器(74LS151(D15))實現(xiàn)選擇。當S2S1S0=000時選擇1s，S2S1S0=001時選擇0.1s，…，S2S1S0=101時選擇10μs。選擇的時基信號經(jīng)D觸發(fā)器構成對應時間寬度的時基門限。圖11-9測量頻率電路圖計數(shù)顯示：計數(shù)器由四片74LS90十進制計數(shù)器D7~D10實現(xiàn)，計數(shù)完成后數(shù)據(jù)鎖存由74LS374完成，鎖存后的數(shù)據(jù)經(jīng)74LS48數(shù)碼管驅動器和共陰極數(shù)碼管進行顯示。顯示數(shù)值到下一次計數(shù)完成后刷新?？捎冒l(fā)光管或其它方法提示頻率單位Hz或kHz。11.2.3任意波形發(fā)生器的設計1.波形發(fā)生器工作原理圖11-10任意波形發(fā)生器原理框圖1)直接地址計數(shù)器產(chǎn)生方法工作過程是，如果計數(shù)器的位數(shù)為N位(模值=2N)，則把波形的一個周期分為2N個等間隔數(shù)據(jù)點(抽樣點)存入數(shù)據(jù)存儲器，地址計數(shù)器不斷地循環(huán)計數(shù)，就產(chǎn)生出每一周期為2N個固定點的波形。該方法的特點是每一個波形周期的點數(shù)是固定的，每一周期內(nèi)點與點之間的相位間隔相同。但是，兩個相鄰周期波形之間的相鄰兩個點的相位間隔與其它點之間的相位間隔有可能不同。當計數(shù)器的位數(shù)N增加時，這種相位間隔的誤差就可以忽略。如果產(chǎn)生的波形是循環(huán)讀出的周期波形，則波形的頻率由兩方面來決定:一方面，波形的頻率由地址計數(shù)器的計數(shù)時鐘決定，當波形存儲的點數(shù)一定時，計數(shù)器的計數(shù)時鐘頻率越快，讀出一周期波形數(shù)據(jù)的時間就越短，生產(chǎn)輸出波形的頻率就越高，反之，則波形頻率低；另一方面，波形的頻率也由組成一周波形的點數(shù)來確定，當計數(shù)時鐘頻率一定時，一周波形的點數(shù)越多，讀完一周波形所需的時間就越長，波形頻率就低，反之則高。如果設地址計數(shù)器的標準時鐘頻率為fr，計數(shù)器的位數(shù)為N位，一周波形的點數(shù)有M個，輸出波形的頻率為fo，則輸出波形的頻率fo與fr、M的關系式為從上式可以得出，當fr為一固定值時，波形的最小頻率為波形的最高頻率受到奈奎斯特抽樣定理的限制，至少每一周期抽樣兩個點，所以有2)相位累加器產(chǎn)生方法(或DDS方法)DDS方法是根據(jù)正弦波形的產(chǎn)生，從相位出發(fā)，用等間隔的相位，給出各相位的正弦波形數(shù)據(jù)點(抽樣點)，存入數(shù)據(jù)存儲器，通過相位累加器的循環(huán)相位累加，產(chǎn)生周期性正弦波。圖11-11DDS方法實現(xiàn)的原理方框圖

fr為標準時鐘頻率，Tr=1/fr；

fo為輸出波形頻率，To=1/fo;

Pw為相位增量系數(shù)，這個值給出的是相位變化的速度。如果累加器的位數(shù)是N位，則2π/2N

rad就是最小的相位增量。于是對應的相位增量是Pw×２π/2N

rad。完成一周正弦波輸出需要經(jīng)過2π/(Pw×2π/2N)個標準時鐘周期，可以得出輸出波形的周期為或根據(jù)上述分析可知，相位增量系數(shù)Pw越小，波形的失真度越小，輸出波形的頻率fo越低，最低時的輸出頻率：同樣，相位增量系數(shù)Pw越大，波形的失真度越高，輸出波形的頻率fo越大，最大的輸出頻率：2.波形產(chǎn)生器設計中應考慮的幾個問題1)D/A轉換器指標任意波形發(fā)生器的特性很大程度上取決于D/A轉換器的性能。主要性能指標是D/A的轉換速度和分辨率(位數(shù))。通常，高速D/A的分辨率較低。目前常采用8位、10位和12位的D/A轉換器。8位D/A的分辨率有28=256個離散電壓等級，而12位D/A分辨率有212=4096個電壓等級。D/A位數(shù)越多，分辨率越高，再現(xiàn)的波形量化誤差就小，從而波形的失真度小。因此，選擇什么樣的分辨率可根據(jù)失真度要求來考慮。2)分頻器分頻器主要用于改變地址計數(shù)器的時鐘頻率。一般設計波形發(fā)生器要考慮產(chǎn)生的波形頻率可在一定范圍內(nèi)變化，如低頻信號的頻率范圍一般為1Hz~1MHz。為了達到最高信號頻率的要求，振蕩器的頻率要有最高信號頻率的幾十倍。如果不對振蕩器產(chǎn)生的時鐘信號進行分頻，要得到最低信號頻率1Hz時，就要求有很大的波形數(shù)據(jù)存儲空間，并且改變一次波形頻率fo就要改變一次波形存儲點數(shù)，這樣設計出來的任意波形發(fā)生器靈活性就差。如果采用可編程分頻器，通過控制分頻系數(shù)來控制地址計數(shù)器的時鐘頻率fr的變化，而存儲點數(shù)M不變，則波形頻率就只隨fr的變化而變化這樣就方便了。3)波形存儲器的選擇存儲器的選擇可根據(jù)波形產(chǎn)生的功能要求，選擇隨機存儲器(RAM)或只讀存儲器(EPROM)。(1)RAM存儲器使用RAM存儲器時，設計者可通過計算機編程及I/O接口電路對RAM進行波形存儲，實現(xiàn)任意波形和函數(shù)發(fā)生器。甚至可以通過鍵盤輸入方程式或從顯示器掃描曲線產(chǎn)生較復雜的波形。RAM存儲方式可通過計算機改變波形點數(shù)和分頻系數(shù)兩個參數(shù)來改變波形頻率。RAM存儲器與計算機實現(xiàn)波形發(fā)生器的原理框圖如圖11-12所示。圖11-12計算機控制實現(xiàn)波形發(fā)生器的原理框圖(2)EPROM存儲器如果設計的波形發(fā)生器只要求產(chǎn)生幾種確定的波形時，可預先利用EPROM編程器寫好各種波形的數(shù)據(jù)表，然后通過計數(shù)器查表產(chǎn)生波形。EPROM存儲的波形數(shù)據(jù)不能改變，因此信號頻率的改變靠改變分頻系數(shù)來實現(xiàn)。EPROM存儲方式的波形產(chǎn)生器電路結構簡單，成本低，容易實現(xiàn)。3.任意波形產(chǎn)生器實現(xiàn)電路1)波形數(shù)據(jù)存儲表波形發(fā)生器產(chǎn)生的各種波形數(shù)據(jù)存儲在存儲器內(nèi)，電路中的存儲器選用2764EPROM，存儲容量為8K×8。本設計電路的存儲器只存入了四種波形的數(shù)據(jù)表，每一種波形用1K個存儲單元存儲一個周期，共用4K個內(nèi)存，其余4K個可供擴展波形種類使用。四種波形的數(shù)據(jù)表地址和對應的存儲單元內(nèi)容如表11-1所示。從表可看出每一種波形的高三位地址A12A11A10不變，只有A9~A0十位地址從全0變到全1。表11-1四種波形的數(shù)據(jù)表地址及對應的存儲單元內(nèi)容2)地址計數(shù)器電路地址計數(shù)器由D4、D5、D6三塊74161構成最大模值為1024的計數(shù)器。地址計數(shù)器從全0計到全1，可循環(huán)產(chǎn)生1K個地址。對4K個波形尋址時EPROM的A12可直接接地，只要用開關S1、S2選擇A11A10從00到11，就可實現(xiàn)四種波形的選擇輸出。圖11-13波形發(fā)生器電路4.波形頻率計算式中fr為地址計數(shù)器的時鐘頻率，M為存儲數(shù)據(jù)的點數(shù)。由于M=1024為固定值，只有控制分頻器的分頻系數(shù)改變fr，才能改變fo。該電路的分頻器由D7、D8、D9、D10四塊74161構成可預置計數(shù)器，實現(xiàn)任意M分頻。分頻系數(shù)N與置數(shù)端值D的關系為其中n為計數(shù)器的位數(shù)(n=16),D為置數(shù)端D15~D0的二進制數(shù)值，取值范圍為0~2n-2。分頻器的輸出頻率為式中fCP為振蕩器產(chǎn)生的頻率，由12MHz晶體振蕩電路產(chǎn)生。將fr代入fo的公式得由于2764EPROM的最快讀出時間為150ns，分頻器的最大輸出頻率frmax=6MHz。當Nmin=2時，M=1024,當Nmax=65536時，M=1024,為了獲得更高的信號頻率可采取以下措施：①減少波形數(shù)據(jù)存儲空間M；②采用讀出頻率更高的EPROM。

降低信號頻率的方法：①增加波形數(shù)據(jù)存儲空間M；②降低振蕩器頻率；③增加分頻計數(shù)器位數(shù)n。

綜合高、低頻率要求，只有采用高頻的EPROM和增加分頻器位數(shù)比較合適。11.2.4數(shù)據(jù)采集系統(tǒng)的設計1.數(shù)據(jù)采集系統(tǒng)的主要技術指標數(shù)據(jù)采集系統(tǒng)的核心器件是A/D轉換器。通常在不同的應用場合對數(shù)據(jù)采集系統(tǒng)有不同的技術要求，主要有分辨率、采樣率、采樣方式、精度和輸入范圍等。圖11-14數(shù)據(jù)采集系統(tǒng)框圖1)A/D輸入電壓動態(tài)范圍不同的A/D其輸入電壓的動態(tài)范圍不同，一般有0~5V、0~+10V、-5~+5V和-2.5~+2.5V等。如果某一A/D轉換器的輸入電壓范圍是0~10V，而輸入模擬信號電壓范圍為-5~+5V，為了滿足A/D輸入的要求，應采用運放加法電路使輸出模擬量在0~10V范圍內(nèi)變化。對微弱的模擬信號常常要經(jīng)過運放放大后再輸入A/D轉換器。2)采樣頻率模擬信號轉換成數(shù)字信號必須經(jīng)過采樣保持電路。為了不失真地采集模擬信號，要求A/D的采樣頻率最低為2倍的信號頻率。在實際應用中，為了保證信號采集質量，選擇A/D的采樣頻率通常為信號頻率的3~4倍，工程上有時取10倍。常用的A/D器件ADC0809的最高采樣頻率fmax=10kHz。3)分辨率A/D的分辨率一般由A/D的位數(shù)和輸入電壓范圍來決定。如兩個輸入電壓范圍都為0~10V，轉換位數(shù)一個為8位，另一個為10位，則分辨率分別為由此可見，如何選擇A/D的位數(shù)，以便滿足分辨率的要求，應從這兩方面來考慮。2.數(shù)據(jù)采集系統(tǒng)電路介紹1)數(shù)據(jù)采集、存儲、顯示電路數(shù)據(jù)采集實現(xiàn)電路如圖11-15所示。ADC0809是一種常用的8路輸入8位逐次比較A/D轉換器，其內(nèi)部結構和詳細工作時序請參閱10.2節(jié)。ADC0809的基本參數(shù)為：電源電壓UCC=+5V，輸入電壓范圍為0~5V，時鐘頻率f≤640kHz，線性誤差為±1LSB，轉換時間Tc=100μs。電路工作過程如下：(1)輸入放大電路輸入信號經(jīng)運放0P07同相放大后送入ADC0809，放大器的放大倍數(shù)AV=(R1+RF)/R1，改變RF和R1的值可以調(diào)節(jié)AV，從而使放大器輸出電壓Uo滿足ADC0809的動態(tài)范圍。電路中只使用一路模擬信號，由IN0輸入，因此ADC0809的輸入信號地址ADDA、ADDB、ADDC接地。(2)數(shù)據(jù)采集、存儲過程在這一過程中，首先使開關S2置高電平UCC，以便地址計數(shù)器時鐘通過與門A8(A74LS08),然后把開關S１由UCC撥到地，再撥到UCC，產(chǎn)生一負脈沖，使D觸發(fā)器A7的Q置“1”，地址計數(shù)器清0,采集過程開始。

START信號由時鐘fCP和EOC轉換結束信號相與形成。當A/D轉換未開始時，EOC=1，START的正脈沖寬度為fCP的正脈沖寬度。START正脈沖的下降沿到達后，EOC=0，A/D轉換器開始轉換；當A/D轉換結束后，EOC由0變成1，EOC=1保持一個fCP周期，第二個START正脈沖產(chǎn)生，第二次A/D轉換開始；如此循環(huán)，形成不斷的采集過程，直到地址計數(shù)器為全“1”時結束。

ALE信號：ALE與START端接在一起，輸入地址在ALE=START=1時允許，ALE=0時被禁止。OE信號：輸出允許端OE由EOC和D觸發(fā)器的Q相與提供，在采集過程中Q一直為1，則OE=EOC，只有當轉換結束時EOC=1，才有OE=1，即允許數(shù)據(jù)輸出，8位數(shù)據(jù)此時送入RAM存儲器。

RAM寫入過程：由于A7∶A的Q=1，開關S2=1，RAM地址計數(shù)器的時鐘