89c51單片機(jī)論文英文文獻(xiàn)翻譯

15英文原文DescriptionTheAT89C51isalow-power,high-performanceCMOS8-bitmicrocomputerwith4KbytesofFlashProgrammableandErasableReadOnlyMemory(PEROM)and128bytesRAM.ThedeviceismanufacturedusingAtm-el’shighdensitynonvolatilememorytechnologyandiscompatiblewiththeindustrystandardMCS-51?instructionsetandpinout.Thechipcombinesaversatile8-bitCPUwithFlashonamonolithicchip,theAtm-elAT89C51isapowerfulmicrocomputerwhichprovidesahighlyflexibleandcosteffectivesolutiontomanyembeddedcontrolapplications.Features:?CompatiblewithMCS-51?Products?4KBytesofIn-SystemReprogrammableFlashMemory?Endurance:1,000Write/EraseCycles?FullyStaticOperation:0Hzto24MHz?Three-LevelProgramMemoryLock?128x8-BitInternalRAM?32ProgrammableI/OLines?Two16-BitTimer/Counters?SixInterruptSources?ProgrammableSerialChannel?LowPowerIdleandPowerDownModesTheAT89C51providesthefollowingstandardfeatures:4KbytesofFlash,128bytesofRAM,32I/Olines,two16-bittimer/counters,afivevectortwo-levelinterruptarchitecture,afullduplexserialport,on-chiposcillatorandclockcircuitry.Inaddition,theAT89C51isdesignedwithstaticlogicforoperationdowntozerofrequencyandsupportstwosoftwareselectablepowersavingmodes.TheIdleModestopstheCPUwhileallowingtheRAM,timer/counters,serialportandinterruptsystemtocontinuefunctioning.ThePowerDownModesavestheRAMcontentsbutfreezestheoscillatordisablingallotherchipfunctionsuntilthenexthardwarereset.BlockDiagramPinDescription:VCCSupplyvoltage.GNDGround.Port0Port0isan8-bitopendrainbidirectionalI/Oport.AsanoutputporteachpincansinkeightTTLinputs.Whenisarewrittentoport0pins,thepinscanbeusedashighimpedanceinputs.Port0mayalsobeconfiguredtobethemultiplexedlow-orderaddress/databusduringaccessestoexternalprogramanddatamemory.InthismodeP0hasinternalpull-ups.Port0alsoreceivesthecodebytesduringFlashprogramming,andoutputsthecodebytesduringprogramverification.Externalpull-upsarerequiredduringprogramverification.Port1Port1isan8-bitbidirectionalI/Oportwithinternalpull-ups.ThePort1outputbufferscansink/sourcefourTTLinputs.When1sarewrittentoPort1pinstheyarepulledhighbytheinternalpull-upsandcanbeusedasinputs.Asinputs,Port1pinsthatareexternallybeingpulledlowwillsourcecurrent(IIL)becauseoftheinternalpull-ups.Port1alsoreceivesthelow-orderaddressbytesduringFlashprogrammingandverification.Port2Port2isan8-bitbidirectionalI/Oportwithinternalpull-ups.ThePort2outputbufferscansink/sourcefourTTLinputs.When1sarewrittentoPort2pinstheyarepulledhighbytheinternalpull-upsandcanbeusedasinputs.Asinputs,Port2pinsthatareexternallybeingpulledlowwillsourcecurrent(IIL)becauseoftheinternalpull-ups.Port2emitsthehigh-orderaddressbyteduringfetchesfromexternalprogrammemoryandduringaccessestoexternaldatamemorythatuse16-bitaddresses(MOVX@DPTR).Inthisapplicationitusesstronginternalpull-upswhenemitting1s.Duringaccessestoexternaldatamemorythatuse8-bitaddresses(MOVX@RI),Port2emitsthecontentsoftheP2SpecialFunctionRegister.Port2alsoreceivesthehigh-orderaddressbitsandsomecontrolsignalsduringFlashprogrammingandverification.Port3Port3isan8-bitbidirectionalI/Oportwithinternalpull-ups.ThePort3outputbufferscansink/sourcefourTTLinputs.When1sarewrittentoPort3pinstheyarepulledhighbytheinternalpull-upsandcanbeusedasinputs.Asinputs,Port3pinsthatareexternallybeingpulledlowwillsourcecurrent(IIL)becauseofthepull-ups.Port3alsoservesthefunctionsofvariousspecialfeaturesoftheAT89C51aslistedbelow:PortpinalternatefunctionsP3.0Rad(serialinputport)P3.1TX(serialoutputport)P3.2^int0(externalinterrupt0)P3.3^int1(externalinterrupt1)P3.4t0(timer0externalinput)P3.5t1(timer1externalinput)P3.6^WR(externaldatamemorywritestrobe)P3.7^rd(externaldatamemoryreadstrobe)Port3alsoreceivessomecontrolsignalsforFlashprogrammingandverification.RSTResetinput.Ahighonthispinfortwomachinecycleswhiletheoscillatorisrunningresetsthedevice.ALE/PROGAddressLatchEnableoutputpulseforlatchingthelowbyteoftheaddressduringaccessestoexternalmemory.Thispinisalsotheprogrampulseinput(PROG)duringFlashprogramming.InnormaloperationALEisemittedataconstantrateof1/6theoscillatorfrequency,andmaybeusedforexternaltimingorclockingpurposes.Note,however,thatoneALEpulseisskippedduringeachaccesstoexternalDataMemory.Ifdesired,ALEoperationcanbedisabledbysettingbit0ofSFRlocation8EH.Withthebitset,ALEisactiveonlyduringaMOVXorMOVCinstruction.Otherwise,thepinisweaklypulledhigh.SettingtheALE-disablebithasnoeffectifthemicro-controllerisinexternalexecutionmode.PSENProgramStoreEnableisthereadstrobetoexternalprogrammemory.WhentheAT89C51isexecutingcodefromexternalprogrammemory,PSENisactivatedtwiceeachmachinecycle,exceptthattwoPSENactivationsareskippedduringeachaccesstoexternaldatamemory.EA/VPPExternalAccessEnable.EAmustbestrappedtoGNDinordertoenablethedevicetofetchcodefromexternalprogrammemorylocationsstartingat0000HuptoFFFFH.Note,however,thatiflockbit1isprogrammed,EAwillbeinternallylatchedonreset.EAshouldbestrappedtoVCCforinternalprogramexecutions.Thispinalsoreceivesthe12-voltprogrammingenablevoltage(VPP)duringFlashprogramming,forpartsthatrequire12-voltVPP.XTAL1Inputtotheinvertingoscillatoramplifierandinputtotheinternalclockoperatingcircuit.XTAL2Outputfromtheinvertingoscillatoramplifier.OscillatorCharacteristicsXTAL1andXTAL2aretheinputandoutput,respectively,ofaninvertingamplifierwhichcanbeconfiguredforuseasanon-chiposcillator,asshowninFigure1.Eitheraquartzcrystalorceramicresonatormaybeused.Todrivethedevicefromanexternalclocksource,XTAL2shouldbeleftunconnectedwhileXTAL1isdrivenasshowninFigure2.Therearenorequirementsonthedutycycleoftheexternalclocksignal,sincetheinputtotheinternalclockingcircuitryisthroughadivide-by-twoflip-flop,butminimumandmaximumvoltagehighandlowtimespecificationsmustbeobserved.IdleModeInidlemode,theCPUputsitselftosleepwhilealltheon-chipperipheralsremainactive.Themodeisinvokedbysoftware.Thecontentoftheon-chipRAMandallthespecialfunctionsregistersremainunchangedduringthismode.Theidlemodecanbeterminatedbyanyenabledinterruptorbyahardwarereset.Itshouldbenotedthatwhenidleisterminatedbyahardwarereset,thedevicenormallyresumesprogramexecution,fromwhereitleftoff,uptotwomachinecyclesbeforetheinternalresetalgorithmtakescontrol.On-chiphardwareinhibitsaccesstointernalRAMinthisevent,butaccesstotheportpinsisnotinhibited.ToeliminatethepossibilityofanunexpectedwritetoaportpinwhenIdleisterminatedbyreset,theinstructionfollowingtheonethatinvokesIdleshouldnotbeonethatwritestoaportpinortoexternalmemory.StatusofExternalPinsDuringIdleandPowerDownModesmodeProgrammemoryALE^pensPort0Port1Port2Port3idleinternal11datadatadataDataIdleExternal11floatDatadataDataPowerdownInternal00DataDataDataDataPowerdownExternal00floatdataDatadataPowerDownModeInthepowerdownmodetheoscillatorisstopped,andtheinstructionthatinvokespowerdownisthelastinstructionexecuted.Theon-chipRAMandSpecialFunctionRegistersretaintheirvaluesuntilthepowerdownmodeisterminated.Theonlyexitfrompowerdownisahardwarereset.ResetredefinestheSF-Rsbutdoesnotchangetheon-chipRAM.TheresetshouldnotbeactivatedbeforeVCCisrestoredtoitsnormaloperatinglevelandmustbeheldactivelongenoughtoallowtheoscillatortorestartandstabilize.ProgramMemoryLockBitsOnthechiparethreelockbitswhichcanbeleftunprogrammed(U)orcanbeprogrammed(P)toobtaintheadditionalfeatureslistedinthetablebelow:LockBitProtectionModes：ProgramlockbitsProtectiontypeLb1Lb2Lb31UUUNoprogramlockfeatures2PUUMoveinstructionsexecutedfromexternalprogrammemoryaredisablefromfetchingcodebytesfrominternalmemory,^eaissampledandlatchedonreset,andfurtherprogrammingoftheflashdisabled3PPUSameasmode2,alsoverifyisdisable.4PPPSameasmode3,alsoexternalexecutionisdisabled.Whenlockbit1isprogrammed,thelogiclevelattheEApinissampledandlatchedduringreset.Ifthedeviceispoweredupwithoutareset,thelatchinitializestoarandomvalue,andholdsthatvalueuntilresetisactivated.ItisnecessarythatthelatchedvalueofEAbeinagreementwiththecurrentlogiclevelatthatpininorderforthedevicetofunctionproperly.P89C51SpecialFunctionRegisters：SYMBOLDESCRIPTIONBYTESADDRESSBITADDRESS,SYMBOLACCAccumulatorE0HE7E6E5E4E3E2E1E0ACC.7ACC.6ACC.5ACC.4ACC.3ACC.2ACC.1ACC.0B*BregisterF0HF7F6F5F4F3F2F1F0B.7B.6B.5B.4B.3B.2B.1B.0DPHDataPointerHigh83HDPLDataPointerLow82HIEInterruptEnableA8HAF–-–-ACABAAA9A8EAESET1EX1ET0EX0IP*InterruptPriorityB8H–-–-–-BCBBBAB9B8–-–-–-PSPT1PX1PT0PX0P0*Port080H8786858483828180P0.7P0.6P0.5P0.4P0.3P0.2P0.1P0.0P1*Port190H9796959493929190P1.7P1.6P1.5P1.4P1.3P1.2P1.1P1.0P2*Port2A0HA7A6A5A4A3A2A1A0P2.7P2.6P2.5P2.4P2.3P2.2P2.1P2.0P3*Port3B0HB7B6B5B4B3B2B1B0P3.7P3.6P3.5P3.4P3.3P3.2P3.1P3.0PCONPowerControl87H8D–-–-–-–-–-–-–-SMODPSW*ProgramStatusWordD0HD7D6D5D4D3D2D1D0CYACF0RS1RS0OV–-PSBUFSerialDataBuffer99HSCON*SerialControl98H9F9E9D9C9B9A9998SM0SM1SM2RENTB8RB8TIRISPStackPointer81HTCON*TimerControlControl88H8F8E8D8C8B8A8988TF1TR1TF0TR0IE1IT1IE0IT0TH0TimerHigh08CHTH1TimerHigh18DHTL0TimerLow08AHTL1TimerLow18BHTMODTimerMode89HGATEC/^TM1M0GATEC/^TM1M0*SF-Rsarebitaddressable.–Reservedbits..Resetvaluedependsonresetsource.中文原文描述AT89C51是美國ATMEL公司生產(chǎn)的低電壓，高性能CMOS8位單片機(jī)，片內(nèi)含4Kbytes的快速可擦寫的只讀程序存儲器（PEROM）和128bytes的隨機(jī)存取數(shù)據(jù)存儲器（RAM），器件采用ATMEL公司的高密度、非易失性存儲技術(shù)生產(chǎn)，兼容標(biāo)準(zhǔn)MCS-51產(chǎn)品指令系統(tǒng)，片內(nèi)置通用8位中央處理器（CPU）和flesh存儲單元，功能強(qiáng)大AT89C51單片機(jī)可為您提供許多高性價(jià)比的應(yīng)用場合，可靈活應(yīng)用于各種控制領(lǐng)域。主要性能參數(shù)：與MCS-51產(chǎn)品指令系統(tǒng)完全兼容4K字節(jié)可重復(fù)寫flash閃速存儲器1000次擦寫周期全靜態(tài)操作：0HZ－24MHZ三級加密程序存儲器128*8字節(jié)內(nèi)部RAM32個(gè)可編程I/O口2個(gè)16位定時(shí)／計(jì)數(shù)器6個(gè)中斷源可編程串行UART通道低功耗空閑和掉電模式功能特性概述AT89C51提供以下標(biāo)準(zhǔn)功能：4K字節(jié)flesh閃速存儲器，128字節(jié)內(nèi)部RAM，32個(gè)I/O口線，兩個(gè)16位定時(shí)／計(jì)數(shù)器，一個(gè)5向量兩級中斷結(jié)構(gòu)，一個(gè)全雙工串行通信口，片內(nèi)振蕩器及時(shí)鐘電路。同時(shí)，AT89C51可降至0HZ的靜態(tài)邏輯操作，并支持兩種軟件可選的節(jié)電工作模式?？臻e方式停止CPU的工作，但允許RAM，定時(shí)／計(jì)數(shù)器，串行通信口及中斷系統(tǒng)繼續(xù)工作。掉電方式保存RAM中的內(nèi)容，但振蕩器停止工作并禁止其它所有部件工作直到下一個(gè)硬件復(fù)位。方框圖引腳功能說明Vcc：電源電壓GND：地P0口：P0口是一組8位漏極開路型雙向I/O口，也即地址/數(shù)據(jù)總線復(fù)位口。作為輸出口用時(shí)，每位能吸收電流的方式驅(qū)動8個(gè)邏輯門電路，對端口寫“1”可作為高阻抗輸入端用。在訪問外部數(shù)據(jù)存儲器或程序存儲器時(shí)，這組口線分時(shí)轉(zhuǎn)換地址（低8位）和數(shù)據(jù)總線復(fù)用，在訪問期間激活內(nèi)部上拉電阻。P1口：P1是一個(gè)帶內(nèi)部上拉電阻的8位雙向I/O口，P1的輸出緩沖級可驅(qū)動（吸收或輸出電流）4個(gè)TTL邏輯門電路。對端口寫“1”，通過內(nèi)部的上拉電阻把端口拉到高電平，此時(shí)可做熟出口。做輸出口使用時(shí)，因?yàn)閮?nèi)部存在上拉電阻，某個(gè)引腳被外部信號拉低時(shí)會輸出一個(gè)電流（Ail）.Flash編程和程序校驗(yàn)期間，P1接受低8位地址。P2口：P2是一個(gè)帶有內(nèi)部上拉電阻的8位雙向I/O口，P2的輸出緩沖級可驅(qū)動（吸收或輸出電流）4個(gè)TTL邏輯門電路。對端口寫“1”，通過內(nèi)部地山拉電阻把端口拉到高電平，此時(shí)可作為輸出口，作輸出口使用時(shí)，因?yàn)閮?nèi)部存在上拉電阻，某個(gè)引腳被外部信號拉低時(shí)會輸出一個(gè)電流（Ail）。在訪問外部程序存儲器獲16位地址的外部數(shù)據(jù)存儲器（例如執(zhí)行MOVX@DPTR指令）時(shí)，P2口送出高8位地址數(shù)據(jù)。在訪問8位地址的外部數(shù)據(jù)存儲器（如執(zhí)行MOVX@RI指令）時(shí)，P2口線上的內(nèi)容（也即特殊功能寄存器（SFR）區(qū)中R2寄存器的內(nèi)容），在整個(gè)訪問期間不改變。Flash編程或校驗(yàn)時(shí)，P2亦接受高地址和其它控制信號。P3口：P3口是一組帶有內(nèi)部上拉電阻的8位雙向I/O口。P3口輸出緩沖級可驅(qū)動（吸收或輸出電流）4個(gè)TTL邏輯門電路。對P3口寫入“1”時(shí)，他們被內(nèi)部上拉電阻拉高并可作為輸出口。做輸出端時(shí)，被外部拉低的P3口將用上拉電阻輸出電流（Ail）。P3口除了作為一般的I/O口線外，更重要的用途是它的第二功能，如下表所示：端口引腳第二功能P3.0Rad(串行輸入口)P3.1TX(串行輸出口)P3.2^int0(外中斷0)P3.3^int1(外中斷1)P3.4t0(定時(shí)/計(jì)數(shù)器0)P3.5t1(定時(shí)/計(jì)數(shù)器1)P3.6^WR(外部數(shù)據(jù)存儲器寫選通)P3.7^RD(外部數(shù)據(jù)存儲器讀選通)P3口還接收一些用于flash閃速存儲器編程和程序校驗(yàn)的控制信號。RST：復(fù)位輸入。當(dāng)振蕩器工作時(shí)，RST引腳出現(xiàn)兩個(gè)機(jī)器周期以上高電平將使單片機(jī)復(fù)位。ALE/PROG：當(dāng)訪問外部程序存儲器或數(shù)據(jù)存儲器時(shí)，ALE（地址所存允許）輸出脈沖用于所存地址的低8位字節(jié)。即使不訪問外部存儲器，ALE仍以時(shí)鐘振蕩頻率的1/6輸出固定的正脈沖信號，因此它可對外輸出時(shí)鐘或用于定時(shí)目的。要注意的是：每當(dāng)訪問外部數(shù)據(jù)存儲器時(shí)將跳過一個(gè)ALE脈沖。對flash存儲器編程期間，該引腳還用于輸入編程脈沖（^PROG）。如有不要，可通過對特殊功能寄存器（SFR）區(qū)中的8EH單元的D0位置位，可禁止ALE操作。該外置位后，只要一條MOVX和MOVC指令A(yù)LE才會被激活。此外，該引腳會被微弱拉高，單片機(jī)執(zhí)行外部程序時(shí)，應(yīng)設(shè)置ALE無效。^PSEN：程序存儲允許（^PSEN）輸出是外部程序存儲器的讀選通信號，當(dāng)AT89C51由外部程序存儲器取指令（或數(shù)據(jù)）時(shí)，每個(gè)機(jī)器周期兩個(gè)^PSEN有效，即輸出兩個(gè)脈沖。在此期間，當(dāng)訪問外部數(shù)據(jù)存儲器，這兩次有效的^PSEN信號不出現(xiàn)。EA/VPP:外部訪問允許。欲使CPU僅訪問外部程序存儲器（地址為0000HFFFFH），EA端必須保持低電平（接地）。需注意的是;如果加密位LB1被編程，復(fù)位時(shí)內(nèi)部會鎖存EA端狀態(tài)。如EA端為高電平（接VCC端），CPU則執(zhí)行內(nèi)部程序存儲器中的指令。Flash存儲器編程時(shí)，該引腳加上+12V的編程允許電源VPP，當(dāng)然這必須是該器件是使用12V編程電壓VPP.XTAL1:振蕩器反相放大器的及內(nèi)部時(shí)鐘發(fā)生器的輸出端。XTAL2:振蕩器反相放大器的輸出端。時(shí)鐘振蕩器：AT89C51中有一個(gè)用于構(gòu)成內(nèi)部振蕩器的高增益反相放大器，引腳XTAL1和XTAL2分別是該放大器的輸入端和輸出端。這個(gè)放大器與作為反饋的片外石英晶體或陶瓷諧振器一起構(gòu)成自激振蕩器，振蕩電路參見圖5。外接石英晶體（或陶瓷諧振器）及電容C1、C2接在放大器的反饋回路中構(gòu)成并聯(lián)振蕩電路。對外接電容C1、C2雖然沒有十分嚴(yán)格的要求，但電容容量的大小會輕微影響振蕩頻率的高低、振蕩器的穩(wěn)定性、起振的難易程度及溫度穩(wěn)定性，如果使用石英晶體，我們推薦電容使用30PF+10PF，而如使用陶瓷諧振器建議選擇40PF+10PF。用戶也可以采用外部時(shí)鐘。采用外部時(shí)鐘的電路如圖5右所示。這種情況下，外部時(shí)鐘脈沖接到XTAL1端，即內(nèi)部時(shí)鐘發(fā)生器的輸入端，XTAL2則懸空由于外部時(shí)鐘信號是通過一個(gè)2分頻觸發(fā)器后作為內(nèi)部時(shí)鐘信號的，所以對外部時(shí)鐘信號的占空比沒有特殊要求，但最小高電平持續(xù)時(shí)間和最大的低電平持續(xù)時(shí)間應(yīng)符合產(chǎn)品技術(shù)要求?？臻e模式在空閑工作模式狀態(tài)，CPU保持睡眠狀態(tài)而所有片內(nèi)的外設(shè)仍保持激活狀態(tài)，這種方式由軟件產(chǎn)生。此時(shí)，片內(nèi)RAM和所有特殊功能寄存器的內(nèi)容保持不變?？臻e模式可由任何允許的中斷請求或硬件復(fù)位終止。終止空閑工作模式的方法有兩種，其一是任何一條被允許中斷的事件被激活，即可終止空閑工作模式。程序會首先響應(yīng)中斷，進(jìn)入中斷服務(wù)程序，執(zhí)行完中斷服務(wù)程序并僅隨終端返回指令，下一條要執(zhí)行的指令就是使單片機(jī)進(jìn)入空閑模式那條指令后面的一條指令。其二是通過硬件復(fù)位也可將空閑工作模式終止，需要注意的是，當(dāng)由硬件復(fù)位來終止空閑模式時(shí)，CPU通常是從激活空閑模式那條指令的下一條指令開始繼續(xù)執(zhí)行程序的，要完成內(nèi)部復(fù)位操作，硬件復(fù)位脈沖要保持兩個(gè)機(jī)器周期（24個(gè)時(shí)鐘周期）有效，在這種情況下，內(nèi)部禁止CPU訪問片內(nèi)RAM，而允許訪問其它端口。為了避免可能對端口產(chǎn)生以外寫入，激活空閑模式的那條指令后一條指令不應(yīng)該是一條對端口或外部存儲器的寫入指令。空閑和掉電模式外部引腳狀態(tài)模式程序存儲器ALE^PSENPORT0PORT1PORT2PORT3空閑模式內(nèi)部11數(shù)據(jù)數(shù)據(jù)數(shù)據(jù)數(shù)據(jù)空閑模式外部11浮空數(shù)據(jù)數(shù)據(jù)數(shù)據(jù)掉電模式內(nèi)部00數(shù)據(jù)數(shù)據(jù)數(shù)據(jù)數(shù)據(jù)掉電模式外部00浮空數(shù)據(jù)數(shù)據(jù)數(shù)據(jù)掉電模式在掉電模式下，震蕩器停止工作，進(jìn)入掉電模式的指令是最后一條被執(zhí)行的指令，片內(nèi)RAM和特殊功能寄存器的內(nèi)容在終止掉電模式前被凍結(jié)。退出掉電模式的唯一方法是硬件復(fù)位，復(fù)位后將重新定義全部特殊功能寄存器但不改變RAM中的內(nèi)容，在VCC恢復(fù)到正常工作電平前，復(fù)位應(yīng)無效，且必須保持一定時(shí)間以使振蕩器重啟動并穩(wěn)定工作。程序存儲器的加密：AT89C51可使用對芯片上的3個(gè)加密位進(jìn)行編程（P）或不編程（U）來得到如下表所示的功能：加密位保護(hù)功能表程序加密位保護(hù)類型LB1LB2LB31UUU沒有程序保護(hù)功能2PUU禁止從外部程序存儲器中執(zhí)行MOVC指令讀取內(nèi)部程序存儲器的內(nèi)容3PPU除上表功能外，還禁止程序校驗(yàn)4PPP除以上功能外，同時(shí)禁止外部執(zhí)行當(dāng)加密位LB1被編程時(shí)，在復(fù)位期間，EA端的邏輯電平被采樣并鎖存，如果單片機(jī)上電后一直沒有復(fù)位，則鎖存起的初始值是一個(gè)隨機(jī)數(shù)，且這個(gè)隨機(jī)數(shù)會一直保持到真正復(fù)位為止。為使單片機(jī)能正常工作，被鎖存的EA電平值必須與該引腳當(dāng)前的邏輯電平一致。此外，加密位只能通過整片擦除的方法清