模數(shù)數(shù)模轉(zhuǎn)換全演示文稿

模數(shù)數(shù)模轉(zhuǎn)換全演示文稿第一頁，共九十五頁。優(yōu)選模數(shù)數(shù)模轉(zhuǎn)換全第二頁，共九十五頁。7.1基本概念D/A轉(zhuǎn)換器的種類:二進(jìn)制權(quán)電阻DAC、R-2R倒T型電阻網(wǎng)絡(luò)DAC及集成DAC器件DAC0832。A/D轉(zhuǎn)換器的種類:并聯(lián)比較型ADC、反饋比較式ADC、雙積分型ADC和集成ADC器件ADC0809。轉(zhuǎn)換精度和轉(zhuǎn)換速度是評(píng)價(jià)A/D轉(zhuǎn)換器和D/A轉(zhuǎn)換器性能優(yōu)劣的主要指標(biāo)。一方面，為了保證數(shù)據(jù)處理結(jié)果的準(zhǔn)確性，D/A轉(zhuǎn)換器和A/D轉(zhuǎn)換器必須有足夠的轉(zhuǎn)換精度；另一方面，為了適應(yīng)快速過程的控制和檢測(cè)的需要，A/D轉(zhuǎn)換器和D／A轉(zhuǎn)換器還必須有足夠快的轉(zhuǎn)換速度。第三頁，共九十五頁。7.2數(shù)/模轉(zhuǎn)換器(DAC)7.2.1二進(jìn)制權(quán)電阻DAC

一個(gè)多位二進(jìn)制數(shù)中每一位所代表的數(shù)值大小稱為這一位的權(quán)。實(shí)現(xiàn)數(shù)/模轉(zhuǎn)換的基本方法是用電阻網(wǎng)絡(luò)將數(shù)字量按照每位數(shù)碼的權(quán)轉(zhuǎn)換成相應(yīng)的模擬量，然后用求和電路將這些模擬量相加完成數(shù)/模轉(zhuǎn)換。

DAC的輸入是數(shù)字信號(hào)。它可以是任何一種編碼，常用的是二進(jìn)制碼。輸入可以是正數(shù)，也可以是負(fù)數(shù)，通常是無符號(hào)的二進(jìn)制數(shù)。第四頁，共九十五頁。7.2數(shù)/模轉(zhuǎn)換器(DAC)7.2.1二進(jìn)制權(quán)電阻DAC四位二進(jìn)制權(quán)電阻DACRFVREFS3S2S1S0+-A20R21R22R23Ra3a2a1a0第五頁，共九十五頁。7.2數(shù)/模轉(zhuǎn)換器(DAC)7.2.1二進(jìn)制權(quán)電阻DAC由圖7-1可以得到當(dāng)輸入的數(shù)字量超過4位時(shí)，每增加一位只要增加一個(gè)模擬開關(guān)和一個(gè)電阻即可。對(duì)于n位權(quán)電阻DAC有：第六頁，共九十五頁。7.2數(shù)/模轉(zhuǎn)換器(DAC)7.2.1二進(jìn)制權(quán)電阻DAC在運(yùn)算放大器為理想的條件下可以得到

權(quán)電阻DAC的優(yōu)點(diǎn)是電路簡單，但當(dāng)位數(shù)較多時(shí)，電阻的值域范圍太寬。例如，一個(gè)12位的權(quán)電阻DAC，=10V，最高位權(quán)電阻阻值為1kΩ，則最低位權(quán)電阻阻值為211×1kΩ=2048kΩ=2.048MΩ。由于對(duì)高位權(quán)電阻的精度和穩(wěn)定性要求較高，使得制作含有阻值大、精度要求又高的集成電路很困難。第七頁，共九十五頁。7.2數(shù)/模轉(zhuǎn)換器(DAC)7.2.2R-2R倒T型電阻網(wǎng)絡(luò)DAC

R-2R倒T型電阻網(wǎng)絡(luò)DAC如圖7-2所示。它只有R和2R兩種電阻，克服了二進(jìn)制權(quán)電阻DAC電阻范圍寬的缺點(diǎn)。圖中的S3～S0為模擬開關(guān)，受DAC輸入數(shù)字量a3～a0的控制。ai=1時(shí)，Si接運(yùn)算放大器的虛地端；ai=0時(shí)，Si接地?？梢?，在這個(gè)電路的各個(gè)支路中，無論輸入數(shù)字量是0或1，開關(guān)Si均相當(dāng)于接地，因此Si無論是接地或接虛地端，流入每個(gè)2R支路的電流都是不變的。

第八頁，共九十五頁。7.2數(shù)/模轉(zhuǎn)換器(DAC)7.2.2R-2R倒T型電阻網(wǎng)絡(luò)DAC圖7-2倒T型電阻網(wǎng)絡(luò)DAC0i2-iA↓

iB↓S10IRRRR110iC↓i3i1i0VREFS3S2S0IR16RF2R2R2R2R2R+iI110ABCDAiF第九頁，共九十五頁。7.2數(shù)/模轉(zhuǎn)換器(DAC)7.2.2R-2R倒T型電阻網(wǎng)絡(luò)DAC由A、B、C、D各節(jié)點(diǎn)向下和向右看的兩條支路的等效電阻都是2R，各節(jié)點(diǎn)到地的等效電阻則為R。所以每條支路的電流都是流入其左側(cè)節(jié)點(diǎn)電流的一半。由上述分析可以寫出圖7-2中各支路的電流為：第十頁，共九十五頁。7.2數(shù)/模轉(zhuǎn)換器(DAC)7.2.2R-2R倒T型電阻網(wǎng)絡(luò)DAC考慮到數(shù)字量的控制作用，流入運(yùn)算放大器的電流可寫作：對(duì)于n位倒T型電阻網(wǎng)絡(luò)DAC，可以寫出第十一頁，共九十五頁。7.2數(shù)/模轉(zhuǎn)換器(DAC)7.2.2R-2R倒T型電阻網(wǎng)絡(luò)DAC由于，所以T型網(wǎng)絡(luò)DAC除了具有電路簡單、電阻種類少的特點(diǎn)外，還具有轉(zhuǎn)化速度快的特點(diǎn)。這是由于在電路中，各支路電流不變，所以不需要電流建立時(shí)間。因此T型網(wǎng)絡(luò)DAC是目前使用最多、速度較快的一種。【例7-1】已知倒T型電阻網(wǎng)絡(luò)DAC的RF=R，VREF=8V，試分別求出四位和八位DAC的最小輸出電壓(即在DAC的輸入數(shù)字量中只有最低有效位為1時(shí)的輸出電壓)和最大輸出電壓(即在DAC的輸入數(shù)字量中各有效位都為1時(shí)的輸出電壓)的數(shù)值。第十二頁，共九十五頁。7.2數(shù)/模轉(zhuǎn)換器(DAC)7.2.2R-2R倒T型電阻網(wǎng)絡(luò)DAC解：(1)最小輸出電壓，即在DAC的輸入數(shù)字量中只有最低有效位時(shí)的輸出電壓。四位DAC(n=4)的最小輸出電壓為：八位DAC(n=8)的最小輸出電壓為：(2)最大輸出電壓，即在DAC的輸入數(shù)字量中各有效位都為1時(shí)的輸出電壓。四位DAC(n=4)的最小輸出電壓為：八位DAC(n=8)的最小輸出電壓為：第十三頁，共九十五頁。7.2數(shù)/模轉(zhuǎn)換器(DAC)7.2.2R-2R倒T型電阻網(wǎng)絡(luò)DAC【例7-2】已知倒T型電阻網(wǎng)絡(luò)DAC的RF=2R，VREF=８V，試分別求出四位和八位DAC的最小輸出電壓Vomin的數(shù)值。解：與【例7-1】類似，可以寫出四位DAC的最小輸出電壓為：八位DAC的最小輸出電壓為：第十四頁，共九十五頁。7.2數(shù)/模轉(zhuǎn)換器(DAC)7.2.3DAC的主要技術(shù)指標(biāo)1.分辨率DAC常用分辨率來表示分辨最小電壓的能力。分辨率等于DAC所能分辨的最小輸出電壓與最大輸出電壓之比。最小輸出電壓是指輸入數(shù)字量只有最低有效位為1時(shí)的輸出電壓，最大輸出電壓是指輸入數(shù)字量各位全為1時(shí)的輸出電壓，于是分辨率=

第十五頁，共九十五頁。7.2數(shù)/模轉(zhuǎn)換器(DAC)7.2.3DAC的主要技術(shù)指標(biāo)2.轉(zhuǎn)換誤差

在DAC的各環(huán)節(jié)中，不可避免地會(huì)出現(xiàn)誤差。轉(zhuǎn)換誤差常用滿刻度FSR(FullScaleRange)的百分?jǐn)?shù)來表示。DAC產(chǎn)生的誤差主要與參考電壓VREF的波動(dòng)、運(yùn)算放大器的零點(diǎn)漂移、電阻網(wǎng)絡(luò)電阻值的偏差以及模擬開關(guān)的導(dǎo)通電阻和導(dǎo)統(tǒng)電壓的變化等相關(guān)。第十六頁，共九十五頁。7.2數(shù)/模轉(zhuǎn)換器(DAC)7.2.3DAC的主要技術(shù)指標(biāo)3.建立時(shí)間通常用建立時(shí)間來定量描述數(shù)模轉(zhuǎn)換器的轉(zhuǎn)換速度。建立時(shí)間是指數(shù)字信號(hào)由全1變?yōu)槿?或由全0變?nèi)?起，直到輸出模擬信號(hào)電壓達(dá)到穩(wěn)態(tài)值±1/2LSB范圍以內(nèi)的這段時(shí)間。圖7-3DAC的建立時(shí)間V00t+0.5LSB穩(wěn)態(tài)值tset第十七頁，共九十五頁。7.2數(shù)/模轉(zhuǎn)換器(DAC)7.2.3DAC的主要技術(shù)指標(biāo)【例7-3】若DAC的最大輸出電壓為10V，要想使轉(zhuǎn)換誤差在10mV以內(nèi)，應(yīng)選多少位DAC？解：要想轉(zhuǎn)換誤差在10mV以內(nèi)，就必須能分辨出10mV電壓。本題中，最小輸出電壓為10mV，最大輸出電壓為10V，可以寫出分辨率=

，所以，根據(jù)分辨率與精度的關(guān)系，至少需要10位DAC，若考慮其它因素，需選12位DAC。第十八頁，共九十五頁。7.2數(shù)/模轉(zhuǎn)換器(DAC)7.2.4集成DAC

集成DAC電路的種類很多。按照輸出方式的不同，集成DAC電路分為電流輸出DAC和電壓輸出DAC；按照輸入方式的不同，集成DAC電路可分為并行輸入DAC和串行輸入DAC。DAC的芯片型號(hào)繁多，如美國國家半導(dǎo)體公司(NationalSemiconductorCorporation)生產(chǎn)的8位電流輸出、并行輸入的DAC0832，美國模擬器件公司(AnalogDevices,Inc.,簡稱ADI)生產(chǎn)的12位串行輸入、電流輸出的AD7543等。第十九頁，共九十五頁。7.2數(shù)/模轉(zhuǎn)換器(DAC)7.2.4集成DAC1.DAC0832(1)電路結(jié)構(gòu)DAC0832是并行輸入、電流輸出的數(shù)/模轉(zhuǎn)換電路，它也可以連成電壓輸出型。它是采用CMOS工藝制成的20引腳雙列直插式8位D/A轉(zhuǎn)換器。第二十頁，共九十五頁。7.2數(shù)/模轉(zhuǎn)換器(DAC)DAC0832

八位輸入寄存器

八位

DAC

寄存器八位DACDDDDQQQQ1314151645678121193102019121817DI7DI0(MSB)(LSB)ILECSWR1WR2XFERVREFIO2IO1RfbAGNDVCCDGND7-4DAC0832集成模/數(shù)轉(zhuǎn)換器結(jié)構(gòu)框圖框圖&&&DI6DI5D7D7DI2DI1DI3D7第二十一頁，共九十五頁。7.2數(shù)/模轉(zhuǎn)換器(DAC)DAC0832DAC0832內(nèi)包含兩個(gè)數(shù)字寄存器：八位輸入寄存器和八位DAC寄存器，故稱為雙緩沖方式。兩個(gè)寄存器可以同時(shí)保存兩組數(shù)據(jù)，可以先將八位輸入數(shù)據(jù)保存到輸入寄存器中，當(dāng)需要轉(zhuǎn)換時(shí)，再將此數(shù)據(jù)由輸入寄存器送到DAC寄存器中鎖存并進(jìn)行D/A轉(zhuǎn)換輸出。采用雙緩沖方式的優(yōu)點(diǎn)：

1.可以防止輸入數(shù)據(jù)更新期間模擬量輸出出現(xiàn)不穩(wěn)定的情況；

2.可以在模擬量輸出的同時(shí)將下一次要轉(zhuǎn)換的二進(jìn)制數(shù)事先存入緩沖器中，從而提高了轉(zhuǎn)換速度；

3.可以同時(shí)更新多個(gè)D/A轉(zhuǎn)換的輸出，為有多個(gè)D/A轉(zhuǎn)換器件的系統(tǒng)、多處理系統(tǒng)中的D/A器件協(xié)調(diào)一致地工作帶來了方便。第二十二頁，共九十五頁。7.2數(shù)/模轉(zhuǎn)換器(DAC)DAC0832IO1是正比于參考電壓和輸入數(shù)字量的電流，而IO2是正比于輸入數(shù)字量的反碼，即：用電壓方式工作時(shí)，參考電壓接到一個(gè)電流輸出端(二進(jìn)制原碼接IO1端，反碼接IO2端)，輸出電壓從原來的VREF端得到，如圖7-5(b)所示。為了減小輸出電阻，增加驅(qū)動(dòng)能力，通常用運(yùn)算放大器作緩沖。

DAC0832的主要特點(diǎn)如下：①可與所有八位微處理器直接相連；②輸入數(shù)字量為八位二進(jìn)制代碼；③邏輯電平與TTL電平兼容；④電流建立時(shí)間為1us。第二十三頁，共九十五頁。7.2數(shù)/模轉(zhuǎn)換器(DAC)DAC0832圖7-5R-2R梯形網(wǎng)絡(luò)連接方式第二十四頁，共九十五頁。7.2數(shù)/模轉(zhuǎn)換器(DAC)DAC0832

圖7-6DAC0832集成模/數(shù)轉(zhuǎn)換器引腳排列1234567891011121314151617181920CSWR1WR2GNDVCCDI3DI2DI1DI0DI4DI5DI6DI7IO2IO1VREFRfbGNDILEXFERDI0～DI7：八位數(shù)字量輸入。DI0為最低位，DI7為最高位。Io1：電流輸出端1。DAC寄存器輸出全1時(shí)，輸出電流最大，DAC寄存器輸出全為0時(shí)，輸出電流為0。電壓型電阻網(wǎng)絡(luò)時(shí)接參考電壓。Io2：電流輸出端2。Io1+Io2=VREF/R=常數(shù)。電壓型電阻網(wǎng)絡(luò)時(shí)接地。Rfb：反饋電阻端。芯片內(nèi)部接反饋電阻的一端，電阻的另一端與Io1相連；與運(yùn)放連接時(shí)，Rfb接輸出端，Io1接反向輸入端。VREF：參考電壓輸入端，一般接-10V～+10V范圍內(nèi)的參考電壓。電壓型電阻網(wǎng)絡(luò)時(shí)作電壓輸出端。VCC：電源電壓，一般接+15V電壓。AGND：模擬信號(hào)地。DGND：數(shù)字信號(hào)地。第二十五頁，共九十五頁。7.2數(shù)/模轉(zhuǎn)換器(DAC)DAC0832

直通方式:DAC處于直通方式，8位數(shù)字量一旦到達(dá)D7～D0輸入端，就立即加到8位D/A轉(zhuǎn)換器，被轉(zhuǎn)換成模擬量。

單緩沖方式:只要把兩個(gè)寄存器中的任何一個(gè)接成直通方式，而用另一個(gè)鎖存器數(shù)據(jù)，DAC就可處于單緩沖工作方式。雙緩沖方式:主要在以下兩種情況下需要用雙緩沖方式的D/A轉(zhuǎn)換。DAC0832可處于三種不同的工作方式：第二十六頁，共九十五頁。7.2數(shù)/模轉(zhuǎn)換器(DAC)AD7543AD7543是美國模擬器件公司生產(chǎn)的12位CMOS單片串行輸入的數(shù)/模轉(zhuǎn)換器，它是電流輸出DAC器件，其結(jié)構(gòu)框圖如圖7-7所示。它由12位D/A轉(zhuǎn)換電路、寄存器B、移位寄存器A和控制門構(gòu)成，其中移位寄存器A實(shí)現(xiàn)數(shù)據(jù)串進(jìn)、并出的轉(zhuǎn)換。它的引腳排列圖如圖7-8所示。第二十七頁，共九十五頁。7.2數(shù)/模轉(zhuǎn)換器(DAC)AD754312位D/A轉(zhuǎn)換電路寄存器B移位寄存器A1591311583104167121412312位D/A轉(zhuǎn)換電路寄存器B移位寄存器A圖7-7AD7543的結(jié)構(gòu)框圖≥13≥11≥12VREFLD1LD2STB1OUT1STB3STB2RfbSTB4OUT2AGNDSRIVDDDGNDCLR第二十八頁，共九十五頁。7.2數(shù)/模轉(zhuǎn)換器(DAC)AD7543891234567161011121314152OUT1OUT2AGNDSTB1LD1NCSRISTB

圖7-8AD7543的引腳排列圖LD2RfbVDDCLRSTB4STB3DGNDVREFAD7543第二十九頁，共九十五頁。7.2數(shù)/模轉(zhuǎn)換器(DAC)AD7543AD7543只有一個(gè)數(shù)據(jù)輸入端SRI，在選通信號(hào)的控制下，12位數(shù)字量由高位到低位逐次一位一位地從端移入12位移位寄存器A。移位寄存器A每接收到門2輸出的一個(gè)脈沖上升沿，數(shù)字量就向左移一位。當(dāng)12位數(shù)字量全部進(jìn)入移位寄存器A后，在且控制信號(hào)時(shí)，移位寄存器A所存的數(shù)字量被送入寄存器B。然后經(jīng)過12位D/A轉(zhuǎn)換電路，輸出模擬量。的時(shí)候，寄存器B被復(fù)位，使其內(nèi)容為000H(H代表十六進(jìn)制)。表7-1列出了AD7543的控制功能。由于AD7543是電流輸出DAC，所以需要外加比例放大器才能得到電壓輸出。第三十頁，共九十五頁。7.2數(shù)/模轉(zhuǎn)換器(DAC)AD7543

AD7543輸入信號(hào)AD7543狀態(tài)A寄存器選通B寄存器寄存010↑01↑00↓00↑100××××××××××××在SRI輸入端的數(shù)據(jù)移入A寄存器注：↑-—電平上升↓—電平下降1××××0××××1××××1寄存器A無操作0××清除寄存器B，使其內(nèi)容為000H11×1×1寄存器B無操作100寄存器A內(nèi)容輸入寄存器B表7-1AD7543的控制功能表第三十一頁，共九十五頁。7.2數(shù)/模轉(zhuǎn)換器(DAC)7.2.5D/A轉(zhuǎn)換器應(yīng)用舉例DAC0832和單片機(jī)直通方式的應(yīng)用在小型控制系統(tǒng)中，多采用單片機(jī)為控制器件，經(jīng)過單片機(jī)處理的數(shù)字量應(yīng)用到實(shí)際系統(tǒng)中時(shí)，一般需要進(jìn)行數(shù)/模轉(zhuǎn)換。這里介紹一種DAC0832和單片機(jī)AT89C51采用直通方式連接的應(yīng)用電路。運(yùn)放輸出電路輸出電壓為，其中D為由D7D6D5D4D3D2D1D0決定的數(shù)字量。圖中向DAC0832傳送的8位數(shù)據(jù)量為40H(01000000B),則輸出電壓

輸出過程由單片機(jī)控制。

第三十二頁，共九十五頁。7.2數(shù)/模轉(zhuǎn)換器(DAC)DAC0832和單片機(jī)直通方式的應(yīng)用DP1.0P1.1P1.2P1.3P1.5P1.4P1.6P1.7GNDAT89C51RfbIO1IO2GNDVREFVCCDGNDDAC0832D0D1D2D3D5D4D67XFERCSWR1WR2ILEGND+12-127654161514131712182019911123Vout(0V-5V)uA7412010+5-+P1D

圖7-9單片機(jī)和DAC0832直通方式輸出連接圖VCC+5第三十三頁，共九十五頁。7.2數(shù)/模轉(zhuǎn)換器(DAC)數(shù)控增益放大器VOUTDAC0832AIO2IO1D7D7D6D5D4D3D2D1D0VREF7-10數(shù)控增益放大器電路VINRfb第三十四頁，共九十五頁。7.2數(shù)/模轉(zhuǎn)換器(DAC)數(shù)控增益放大器圖7-10是一個(gè)由DAC0832和運(yùn)算放大器A構(gòu)成的數(shù)控增益放大器電路。其中，D代表輸入數(shù)字量且其所代表的十進(jìn)制數(shù)為D7D6D5D4D3D2D1D0。根據(jù)圖中電路的連接關(guān)系和DAC0832中倒T型電阻網(wǎng)絡(luò)的特點(diǎn)，可以得到以下表達(dá)式：所以得到放大器的增益

第三十五頁，共九十五頁。7.2數(shù)/模轉(zhuǎn)換器(DAC)由(7-22)式可以看出，放大器處于反相放大狀態(tài)，增益的大小隨DAC0832輸入數(shù)字量的變化而改變，與輸人數(shù)字量的大小成反比。當(dāng)輸入的數(shù)字量為0時(shí)，相當(dāng)于開環(huán)，放大器處于飽和狀態(tài)。與普通的放大器相比，這種數(shù)控增益放大器具有電路簡單、調(diào)整方便、使用靈活等突出優(yōu)點(diǎn)。數(shù)控增益放大器第三十六頁，共九十五頁。7.3模/數(shù)轉(zhuǎn)換器(ADC)

模/數(shù)轉(zhuǎn)換的基本過程ADC的輸入信號(hào)為模擬量，而輸出信號(hào)為數(shù)字量。一般在進(jìn)行模/數(shù)轉(zhuǎn)換時(shí)，要按一定的時(shí)間間隔，對(duì)模擬信號(hào)進(jìn)行采樣，然后再把采樣得到的值轉(zhuǎn)換為數(shù)字量。因此，模/數(shù)轉(zhuǎn)換的基本過程由采樣、保持、量化和編碼組成。通常，采樣和保持兩個(gè)過程由采樣–保持電路完成，量化和編碼又常在轉(zhuǎn)換過程中同時(shí)實(shí)現(xiàn)。第三十七頁，共九十五頁。7.3模/數(shù)轉(zhuǎn)換器(ADC)

⒈采樣與保持采樣就是按一定時(shí)間間隔采集模擬信號(hào)的過程。由于A/D轉(zhuǎn)換過程需要時(shí)間，所以采樣得到的“樣值”在A/D轉(zhuǎn)換期間就不能改變，因此對(duì)采樣得到的信號(hào)“樣值”就需要保持一段時(shí)間，直到進(jìn)行下一次采樣。第三十八頁，共九十五頁。7.3模/數(shù)轉(zhuǎn)換器(ADC)

⒈采樣與保持采樣保持的原理電路圖如圖7-11(a)所示。其中，開關(guān)S受采樣信號(hào)vS的控制：當(dāng)vS為高電平時(shí)，S閉合；當(dāng)vS為低電平時(shí)，S斷開。S閉合時(shí)為采樣階段，vO=vI；S斷開時(shí)為保持階段，此時(shí)由于電容無放電回路，所以vO保持在上一次采樣結(jié)束時(shí)輸入電壓的瞬時(shí)值上。圖7-11(b)是采樣保持電路輸入、輸出及采樣信號(hào)的波形圖。將A/D轉(zhuǎn)換輸出的數(shù)字信號(hào)，再進(jìn)行D/A轉(zhuǎn)換，得到的模擬信號(hào)與原輸入信號(hào)的接近程度，與采樣頻率密切相關(guān)。第三十九頁，共九十五頁。7.3模/數(shù)轉(zhuǎn)換器(ADC)

⒈采樣與保持0t0tvOvOvIvIvS圖7-11采樣保持原理電路圖與波形圖

(a)原理電路圖(b)波形圖(b)vIvSvo(a)SC第四十頁，共九十五頁。7.3模/數(shù)轉(zhuǎn)換器(ADC)

⒉采樣定理由圖7-12可見，要使采集的信號(hào)樣值逼真地反映出原來模擬信號(hào)的變化規(guī)律，采樣頻率必須滿足一定的要求。采樣頻率要根據(jù)采樣定理來確定。采樣定理：只有當(dāng)采樣頻率fS大于或等于模擬信號(hào)最高頻率分量fmax的2倍時(shí)(fS≥2fmax)，所采集的信號(hào)樣值才能不失真地反映原來模擬信號(hào)的變化規(guī)律。例如，若被采樣信號(hào)的最高頻率分量的頻率為100Hz，則采樣頻率應(yīng)該不低于200Hz。第四十一頁，共九十五頁。7.3模/數(shù)轉(zhuǎn)換器(ADC)

⒉采樣定理圖7-12對(duì)輸入模擬信號(hào)的取樣tvtvtt第四十二頁，共九十五頁。7.3模/數(shù)轉(zhuǎn)換器(ADC)

⒊常用的幾種采樣保持電路采樣保持電路種類很多，圖7-13是三種常用的采樣保持電路。分別由采樣開關(guān)T、存儲(chǔ)信息的電容C和緩沖放大器A等幾個(gè)部分組成。第四十三頁，共九十五頁。7.3模/數(shù)轉(zhuǎn)換器(ADC)

⒊常用的幾種采樣保持電路vO(t)vI(t)vS(t)T-+A(a)CvO(t)vI(t)vS(t)T-+A2(c)C-+A1圖7-13三種常用的采樣保持電路a)基本采樣保持電路(b)R2C<<TC的采樣保持電路(c)高輸入阻抗的采樣保持電路-AvO(t)vI(t)R2-A(b)vS(t)TR1+C第四十四頁，共九十五頁。7.3模/數(shù)轉(zhuǎn)換器(ADC)

⒊常用的幾種采樣保持電路在圖7-13(a)中，采樣開關(guān)由場(chǎng)效應(yīng)管構(gòu)成，并受采樣脈沖vS(t)控制。在vS(t)為高電平期間，場(chǎng)效應(yīng)管道通，相當(dāng)于開關(guān)T導(dǎo)通。若忽略導(dǎo)通壓降，則電容C相當(dāng)于直接與vI(t)相連，vO(t)隨vI(t)變化。當(dāng)vS(t)由高電平變?yōu)榈碗娖綍r(shí)，場(chǎng)效應(yīng)管截止，相當(dāng)于開關(guān)T斷開。若A為理想運(yùn)放，則流入運(yùn)放A輸入端的電流為0，所以三極管截止期間電容無放電回路，電容保持上一次采樣結(jié)束時(shí)的輸入電壓瞬時(shí)值直到下一個(gè)采樣脈沖的到來。然后，場(chǎng)效應(yīng)管重新導(dǎo)通，vO和vC又重新跟隨vI變化。第四十五頁，共九十五頁。7.3模/數(shù)轉(zhuǎn)換器(ADC)

⒊常用的幾種采樣保持電路圖7-13(b)的原理與圖7-13(a)大致相同。在vS(t)為高電平期間，場(chǎng)效應(yīng)管導(dǎo)通，vI(t)經(jīng)過Ｒ1和開關(guān)T向電容C充電。這時(shí)R2C這個(gè)時(shí)間常數(shù)必須足夠小，vO(t)才能跟蹤上vI(t)，即保證一定的采樣速度。當(dāng)電容C充電結(jié)束時(shí)，由于放大倍數(shù)，所以輸出電壓與輸入電壓相比，不僅倒相，而且要乘以一個(gè)系數(shù)。第四十六頁，共九十五頁。圖7-13(c)是在圖7-13(a)基礎(chǔ)上，為提高輸入阻抗在采樣開關(guān)和輸入信號(hào)之間加了一級(jí)跟隨器。由于跟隨器A1輸入阻抗很高，所以減小了采樣電路對(duì)輸入信號(hào)的影響，又由于其輸出阻抗低，減小了C的充電時(shí)間。7.3模/數(shù)轉(zhuǎn)換器(ADC)

⒊常用的幾種采樣保持電路第四十七頁，共九十五頁。7.3模/數(shù)轉(zhuǎn)換器(ADC)

⒊常用的幾種采樣保持電路隨著集成電路的發(fā)展，采樣保持電路已制作在一個(gè)芯片上。例如，LF198就是采用雙極型-場(chǎng)效應(yīng)管工藝制造的單片采樣保持電路，其典型接法如圖7-14所示。第四十八頁，共九十五頁。7.3模/數(shù)轉(zhuǎn)換器(ADC)

⒊常用的幾種采樣保持電路采樣保持電路指標(biāo)主要有以下兩個(gè)：⑴采樣時(shí)間：指發(fā)出命令后，采樣保持電路的輸出由原保持值變化到輸入值所需的時(shí)間。采樣時(shí)間越小越好。⑵保持電壓下降速率：指在保持階段采樣–保持電路輸出電壓在單位時(shí)間內(nèi)所下降的幅值。第四十九頁，共九十五頁。7.3模/數(shù)轉(zhuǎn)換器(ADC)

⒋量化與編碼采樣保持得到的信號(hào)在時(shí)間上是離散的，但其幅值仍是連續(xù)的。而數(shù)字信號(hào)在時(shí)間和幅值上都是離散的。任何一個(gè)數(shù)字量的大小只能是規(guī)定的最小數(shù)量的整數(shù)倍。例如，如果最小數(shù)量是1，則數(shù)字量的大小只能為1的整數(shù)倍，為2、3、4…等，而不能是小數(shù)。因此在A/D轉(zhuǎn)換過程中，必須將采樣-保持電路的輸出電壓，按某種近似方式規(guī)劃到與之相應(yīng)的離散電平上。這一轉(zhuǎn)化過程稱為數(shù)字量化，簡稱量化。第五十頁，共九十五頁。把數(shù)字量的最低有效位的1所代表的模擬量大小叫做量化單位，用△表示。對(duì)于小于△的信號(hào)有兩種處理方法，即兩種量化方法：其一為只舍不入法，即將不夠量化單位的值舍掉；其二為有舍有入法(四舍五入法)，即將小于的值舍去，小于△而大于的值視為數(shù)字量△。只舍不入法的量化誤差為△；而有舍有入法的量化誤差為。7.3模/數(shù)轉(zhuǎn)換器(ADC)

⒋量化與編碼第五十一頁，共九十五頁。量化過程只是把模擬信號(hào)按量化單位作了取整處理，只有用代碼表示量化后的值，才能得到數(shù)字量。這一過程稱之為編碼。常用的編碼是二進(jìn)制編碼。7.3模/數(shù)轉(zhuǎn)換器(ADC)

⒋量化與編碼第五十二頁，共九十五頁。圖7-15是三位標(biāo)準(zhǔn)二進(jìn)制ADC的傳輸特性。輸入為0~1V的模擬電壓，輸出為三位二進(jìn)制代碼。橫坐標(biāo)是理想量化后的電壓輸入，縱坐標(biāo)是輸出數(shù)字量及代表的模擬電壓值。圖(a)為只舍不入量化法，圖(b)是有舍有入量化法。在圖(a)中取量化電平，最大量化誤差可達(dá)，即為；在圖(b)中取量化電平，最大量化誤差為，即為。當(dāng)輸入的模擬電壓在正負(fù)范圍內(nèi)變化時(shí)，一般要求采用二進(jìn)制補(bǔ)碼的形式編碼。7.3模/數(shù)轉(zhuǎn)換器(ADC)

⒋量化與編碼第五十三頁，共九十五頁。7.3模/數(shù)轉(zhuǎn)換器(ADC)

⒋量化與編碼代表的模擬電壓VIVREF1111101011000110100010001/15113/15115/15117/15119/151111/151113/157/86/85/84/83/82/81/80編碼(b)有舍有入量化法代表的模擬電壓VREF1111101011000110100010001/82/83/85/84/86/87/87/86/85/84/83/82/81/80編碼(a)只舍不入量化法VI圖7-15三位標(biāo)準(zhǔn)二進(jìn)制ADC的輸出電壓特性第五十四頁，共九十五頁。圖7-16為一并行ADC的原理圖，輸入為0~VREF間的模擬電壓，輸出為三位二進(jìn)制代碼。7.3.2并聯(lián)比較型ADC此電路由電阻分壓器、電壓比較器和編碼器組成，采用只舍不入的量化方法。電阻網(wǎng)絡(luò)按量化單位把參考電壓分成1～7V之間的七個(gè)比較電壓，并分別接到七個(gè)比較器的同相輸入端。將經(jīng)采樣–保持后的輸入電壓接到比較器的反相輸入端。當(dāng)比較器的輸入ＶI>V+時(shí)，輸出為0，否則輸出為1。經(jīng)優(yōu)先編碼器74148編碼后便得到二進(jìn)制代碼輸出。7.3模/數(shù)轉(zhuǎn)換器(ADC)

REF第五十五頁，共九十五頁。7.3.2并聯(lián)比較型ADCVREF=+8V數(shù)字輸出圖7-16并行ADC原理圖+-+-+-+-+-+-+-1kΩ1kΩ1kΩ1kΩ1kΩ1kΩ1kΩ1kΩvI6V7V5V4V3V2V1V7654321V+V-DQQ1F1DDQQ6F6DDQQ5F5DDQQ4F4DDQQ3F3DDQQ2F2DDQQ7F7DCP

編碼電

路d2d1d0第五十六頁，共九十五頁。7.3.3反饋比較式ADC反饋比較法的基本思想是：每次取一個(gè)數(shù)字量加到DAC，經(jīng)D/A轉(zhuǎn)換便得到一個(gè)模擬電壓，用這個(gè)模擬電壓和被轉(zhuǎn)換的輸入模擬量進(jìn)行比較，直到兩個(gè)模擬電壓相等為止，最后所取得的這個(gè)數(shù)字量就是所求的轉(zhuǎn)換結(jié)果。7.3模/數(shù)轉(zhuǎn)換器(ADC)

第五十七頁，共九十五頁。7.3.3反饋比較式ADC7.3模/數(shù)轉(zhuǎn)換器(ADC)

反饋比較方法與用天平稱量重物原理類似。例如，一個(gè)天平有15個(gè)1g的砝碼。用此天平稱一個(gè)小于15g的重物，可以用兩種方法完成：一是每次加一只1g砝碼直至天平平衡為止；二是每次分別添加8個(gè)、4個(gè)、2個(gè)、1個(gè)1g的砝碼，通過比較實(shí)現(xiàn)對(duì)重物的稱量。基于上述兩種比較方法，ADC有計(jì)數(shù)型ADC(同第一種比較方法)和逐次逼近型ADC(同第二種比較方法)。第五十八頁，共九十五頁。圖7-17是計(jì)數(shù)型ADC的原理圖，它由比較器A、計(jì)數(shù)器、D/A轉(zhuǎn)換器及D觸發(fā)器等組成。7.3.3反饋比較式ADC1.計(jì)數(shù)型ADC工作原理：在工作前，需按下啟動(dòng)按鈕T，將８位計(jì)數(shù)器清零。此時(shí)８位DAC輸出vO為0V，低于在比較器A同相輸入端輸入的模擬電壓vI，比較器A輸出高電平，與門打開，時(shí)鐘脈沖通過與門送入八位計(jì)數(shù)器。第五十九頁，共九十五頁。7.3.3反饋比較式ADC1.計(jì)數(shù)型ADCDAC的輸出電壓隨著計(jì)數(shù)器所計(jì)數(shù)字的增加而增加。當(dāng)DAC輸出電壓vO剛剛超過輸入電壓vI時(shí)，比較器的輸出由高電平變?yōu)榈碗娖?，與門被禁止，計(jì)數(shù)器停止計(jì)數(shù)。此時(shí)計(jì)數(shù)器所計(jì)數(shù)字恰好與輸入電壓vI相對(duì)應(yīng)，在比較器輸出由高電平變?yōu)榈碗娖綍r(shí)，計(jì)數(shù)器的輸出被送入８位D觸發(fā)器。這時(shí)，８位D觸發(fā)器的輸出就是與輸入模擬電壓vI相對(duì)應(yīng)的二進(jìn)制數(shù)輸出量。工作原理：第六十頁，共九十五頁。7.3.3反饋比較式ADC1.計(jì)數(shù)型ADCCLRVREFD0D1D2D3D4D5D6D7Q0Q1Q2Q3Q4Q5Q6Q7vIvO+-

八位DAC八位計(jì)數(shù)器啟動(dòng)開關(guān)T

八D觸發(fā)器數(shù)據(jù)輸出時(shí)鐘10kΩ+5VCP圖7-17計(jì)數(shù)型ADCA&第六十一頁，共九十五頁。圖7-18為八位逐次逼近(逐次比較)ADC的原理圖。它由比較器、逐次逼近寄存器(SAR)、DAC、輸出寄存器、參考電壓VREF與時(shí)鐘脈沖CP組成。與計(jì)數(shù)型ADC類似，逐次逼近ADC由內(nèi)部產(chǎn)生一個(gè)數(shù)字量送給DAC，DAC輸出的模擬量與輸入的模擬量進(jìn)行比較。當(dāng)二者匹配時(shí)，其數(shù)字量恰好與待轉(zhuǎn)換的模擬信號(hào)相對(duì)應(yīng)。逐次逼近型ADC與計(jì)數(shù)型ADC的區(qū)別在于逐次逼近ADC是采用自高位到低位逐次比較計(jì)數(shù)的方法。2．逐次逼近型ADC7.3.3反饋比較式ADC第六十二頁，共九十五頁。2．逐次逼近型ADC7.3.3反饋比較式ADC圖7-18逐次逼近型ADC的框圖Q7Q6Q5Q4Q3Q2Q1Q0D6D7D5D4D3D2D1D0vOVREFvI+-CPCPDRSTARTMSBLSB逐次比較寄存器SAR時(shí)鐘八位DAC

輸出寄存器數(shù)字輸出A第六十三頁，共九十五頁。工作原理：啟動(dòng)信號(hào)到來時(shí)，=0，SAR清零，轉(zhuǎn)換過程開始。第一個(gè)時(shí)鐘脈沖到來時(shí)，SAR最高位置1，即D7=1，其余位為0。SAR所存數(shù)據(jù)(10000000)經(jīng)DAC轉(zhuǎn)換后得到輸出電壓vO,其與vI進(jìn)行比較。若vO>vI，則SAR重新置0，D7=0，SAR為00000000；若vO<vI，則D7=1不變，SAR為10000000不變。2．逐次逼近型ADC7.3.3反饋比較式ADC第二個(gè)CP到來后，SAR次高位置1，即D6=1，DAC的輸出電壓vO再次與vI比較。若vO>vI，D6=0；若vO<vI，則D6=1不變，……。直到對(duì)最低位D0進(jìn)行比較后，SAR所保留的二進(jìn)制數(shù)即為待轉(zhuǎn)換的模擬電壓vI的值，此時(shí)轉(zhuǎn)換過程結(jié)束。第六十四頁，共九十五頁?！纠?-4】

設(shè)圖7-18所示ADC滿量程輸入電壓vImax=10V，說明將vI=7.32V輸入電壓轉(zhuǎn)換成二進(jìn)制數(shù)的過程。2．逐次逼近型ADC7.3.3反饋比較式ADC第六十五頁，共九十五頁。解：滿量程為10V時(shí)，八位DAC輸入二進(jìn)制數(shù)各位分別為1時(shí)所對(duì)應(yīng)的模擬電壓vO值如表7-2所示。轉(zhuǎn)換過程如下：來一個(gè)啟動(dòng)脈沖，SAR各位清零，轉(zhuǎn)換開始?！纠?-4】第六十六頁，共九十五頁。第一個(gè)CP脈沖上升沿到來，SAR最高位置1，其輸出為D7D6D5D4D3D2D1D0=10000000，經(jīng)DAC轉(zhuǎn)換后vO=5V，因?yàn)関I(7.32V)>vO(5V)，所以最高位保持1不變，SAR中的數(shù)據(jù)為10000000。第二個(gè)CP到來，SAR次高位置1，SAR的輸出為11000000，經(jīng)DAC轉(zhuǎn)換后，vO=5+2.5V=7.5V。因?yàn)関O(7.5V)>vI(7.32V)，所以次高位重新置0，SAR中的數(shù)據(jù)為10000000。【例7-4】第六十七頁，共九十五頁。第三個(gè)CP到來時(shí)，SAR輸出為10100000，經(jīng)DAC轉(zhuǎn)換后，vO=5+1.25V=6.25V。因?yàn)関O(6.25V)<vI(7.32V)，所以經(jīng)過第三次比較，SAR中的數(shù)據(jù)為10100000。隨著時(shí)鐘脈沖的不斷輸入，ADC逐位進(jìn)行比較，直至最低位。SAR中數(shù)據(jù)為10101111。當(dāng)?shù)诎藗€(gè)時(shí)鐘脈沖到來后，比較過程結(jié)束。這時(shí)，SAR的輸出端由高電平變?yōu)榈碗娖?，SAR輸出的數(shù)字信號(hào)送入八位輸出寄存器作為ADC的轉(zhuǎn)換結(jié)果輸出。最后，如圖7-19所示，vI=7.32V時(shí)的轉(zhuǎn)換結(jié)果為：10111011。下一個(gè)啟動(dòng)脈沖到達(dá)后，ADC重新進(jìn)行下一次轉(zhuǎn)換。【例7-4】第六十八頁，共九十五頁。CPSTART2589107643100.005.00007.50006.25006.87507.18757.343757.2656257.304687580μstvOD7D6D5D4D3D2D1D0DR10μs10111011結(jié)束開始圖7-19逐次逼近ADC波形圖【例7-4】第六十九頁，共九十五頁。2．逐次逼近型ADC7.3.3反饋比較式ADC逐次逼近ADC具有以下特點(diǎn)：⑴轉(zhuǎn)換速度較高。其速度主要由數(shù)字量的位數(shù)和控制電路決定。例如上例中，八個(gè)時(shí)鐘脈沖完成一次轉(zhuǎn)換，若時(shí)鐘頻率為4MHz，則完成一次轉(zhuǎn)換的時(shí)間為：μs(7-23)轉(zhuǎn)換速度c為：

c=1/t=500000次/s第七十頁，共九十五頁。2．逐次逼近型ADC7.3.3反饋比較式ADC若考慮啟動(dòng)(清0)和數(shù)據(jù)送入輸出寄存器的節(jié)拍(各為一個(gè)時(shí)鐘周期)，則n位逐次逼近ADC完成一次轉(zhuǎn)換所需時(shí)間為：t=(n+2)TC

(7-24)其中TC為時(shí)鐘周期。⑵比較器的靈敏度和DAC的精度將影響轉(zhuǎn)換精度。⑶轉(zhuǎn)換的抗干擾性較差。因?yàn)檫@種轉(zhuǎn)換器是對(duì)輸入模擬電壓進(jìn)行瞬時(shí)采樣比較，如果在輸入模擬電壓上疊加了外界干擾，將會(huì)造成轉(zhuǎn)換誤差。在干擾嚴(yán)重，尤其是工頻干擾嚴(yán)重的環(huán)境下，為提高ADC的抗干擾能力，常使用積分式ADC。最常用的是雙積分ADC。第七十一頁，共九十五頁。7.3.4雙積分型ADC雙積分ADC屬于電壓—時(shí)間變換的間接A/D轉(zhuǎn)換器。其對(duì)一段時(shí)間內(nèi)的輸入電壓及參考電壓進(jìn)行兩次積分，變換成與輸入電壓平均值成正比的時(shí)間間隔；在這個(gè)時(shí)間間隔里對(duì)固定頻率的時(shí)鐘脈沖進(jìn)行計(jì)數(shù)，計(jì)數(shù)結(jié)果就是正比于輸入模擬信號(hào)的數(shù)字信號(hào)輸出。圖7-20是雙積分ADC的原理圖。它由積分器、過零比較器A2，二進(jìn)制計(jì)數(shù)器，受控開關(guān)S1、S2，門控電路，參考電壓VREF與時(shí)鐘脈沖源CP組成。其中，S1受Fn控制，當(dāng)Qn=0時(shí)，S1接被測(cè)電壓vI；Qn=1時(shí)，S1接基準(zhǔn)電壓-VREF。第七十二頁，共九十五頁。7.3.4雙積分型ADC-VREFS2Q0Q0JKF01圖7-20雙積分ADC原理圖Q1Q1JKF11Qn-1Qn-1JKFn-11Qn年QnJKFn1+－+－計(jì)數(shù)器A2RCS1vIvOvCvO＜0，vC=“1”vO＞0，vC=“0”CPGMSBLSBA1&第七十三頁，共九十五頁。7.3.4雙積分型ADC圖7-20中的電路組成如下：1)積分器由集成運(yùn)放A1和R、C組成。輸入端接開關(guān)。由定時(shí)信號(hào)控制，以便將極性相反的vI和-VREF定時(shí)地進(jìn)行方向相反的積分，積分時(shí)間常數(shù)。2)過零比較器檢查積分輸出是否過零：vO＜0，vC=“1”;vO＞0，vC=“0”。第七十四頁，共九十五頁。3)計(jì)數(shù)器和定時(shí)器n+1個(gè)主從JK觸發(fā)器構(gòu)成n+1位異步二進(jìn)制計(jì)數(shù)器：前n級(jí)計(jì)數(shù)器用來計(jì)數(shù)，使與被測(cè)信號(hào)成正比的時(shí)間間隔變成數(shù)字信號(hào)保存下來，最后一級(jí)計(jì)數(shù)器Fn產(chǎn)生控制開關(guān)S1的控制信號(hào)Qn。當(dāng)計(jì)數(shù)到2n個(gè)時(shí)鐘脈沖時(shí)，F(xiàn)n-1至F0均回到0狀態(tài)，而Fn翻轉(zhuǎn)到1狀態(tài)，即Qn=1，發(fā)出定時(shí)信號(hào)使開關(guān)S1從vI轉(zhuǎn)接到-VREF。4)時(shí)鐘脈沖控制門與門G的一個(gè)輸入端接時(shí)鐘脈沖信號(hào)CP，另一端接比較器的輸出，以便由比較器的輸出信號(hào)vC控制與門G。7.3.4雙積分型ADC第七十五頁，共九十五頁。7.3.4雙積分型ADC雙積分型ADC的轉(zhuǎn)換原理如下：轉(zhuǎn)換前，S2閉合，使電容C充分放電，vO=0。計(jì)數(shù)器和觸發(fā)器Fn清零。轉(zhuǎn)換開始，S2斷開。因?yàn)镕n=0，所以S1接到待轉(zhuǎn)換的模擬電壓vI上。由于vI為正值，因此積分器作負(fù)向積分，致使比較器輸出為“1”，控制門G打開，計(jì)數(shù)器開始計(jì)數(shù)。當(dāng)計(jì)數(shù)器計(jì)到2n個(gè)脈沖時(shí)，計(jì)數(shù)器回到全0狀態(tài)，其進(jìn)位脈沖將Fn置1，即Qn=1，從而S1接到-VREF端。積分器在-VREF的作用下向正方向積分，vO值逐漸抬高。但是，只要vO＜0V，比較器輸出就為“1”，門G繼續(xù)打開，計(jì)數(shù)器又從0開始計(jì)數(shù)。若|-VREF|＞vI，則在-VREF作用期間，其積分曲線比vI作用期間的積分曲線要陡，使得計(jì)數(shù)器計(jì)到全1之前vO已經(jīng)等于0。比較器輸出變?yōu)椤?”，封鎖了門G，計(jì)數(shù)器停止計(jì)數(shù)。這時(shí)計(jì)數(shù)器所計(jì)數(shù)字就是轉(zhuǎn)換結(jié)果。第七十六頁，共九十五頁。tttCP(D)CPvOvCt1t2ttRCvI-RCtvI-RCVREF+(a)積分器輸出波形(b)比較器輸出波形(c)CP脈沖波形(d)計(jì)數(shù)器第二次計(jì)的輸入脈沖圖7-21雙積分ADC的工作波形圖(t-t1)7.3.4雙積分型ADC雙積分ADC的工作波形第七十七頁，共九十五頁。7.3.4雙積分型ADC由圖可知，0～t1這段時(shí)間S1接vI。若vI為常數(shù)，這段時(shí)間內(nèi)積分器的輸出為：（7-25）而t1時(shí)刻積分器輸出為：(7-26)第七十八頁，共九十五頁。7.3.4雙積分型ADC因?yàn)閠1時(shí)刻恰好為計(jì)數(shù)器計(jì)滿2n個(gè)脈沖的時(shí)間。若脈沖周期為TC，則t1=2nTC，代入上式得：(7-27)t1以后，開關(guān)S1接-VREF，積分器輸出為：(7-28)第七十九頁，共九十五頁。7.3.4雙積分型ADCt=t2時(shí)刻，vO=0，停止計(jì)數(shù)。所以t=t2時(shí)刻上式可寫作：(7-29)若這時(shí)計(jì)數(shù)器所計(jì)脈沖個(gè)數(shù)為D，則上式可寫作：(7-30)即(7-31)第八十頁，共九十五頁。7.3.4雙積分型ADC由上述分析可知，雙積分ADC完成一次轉(zhuǎn)換所需時(shí)間為：(7-32)第八十一頁，共九十五頁。雙積分ADC具有以下特點(diǎn)：⑴具有很強(qiáng)的抑制交流干擾信號(hào)的能力。尤其是對(duì)工頻干擾，如果轉(zhuǎn)換周期選擇的合適(例如2nTC為工頻電壓周期的整數(shù)倍)，從理論上可以消除工頻干擾。7.3.4雙積分型ADC⑵工作性能穩(wěn)定。由(7-31)式可知，轉(zhuǎn)換精度只與VREF有關(guān)，VREF穩(wěn)定，就能保證轉(zhuǎn)換精度。⑶工作速度低。完成一次轉(zhuǎn)換需時(shí)間。⑷由于轉(zhuǎn)換的是vI的平均值，所以這種A/D轉(zhuǎn)換器更適用于對(duì)直流或變化緩慢的電壓進(jìn)行轉(zhuǎn)換。第八十二頁，共九十五頁。7.3.5ADC的主要技術(shù)指標(biāo)⒈轉(zhuǎn)換時(shí)間轉(zhuǎn)換時(shí)間是指從接到轉(zhuǎn)換控制信號(hào)開始，到輸出端得到穩(wěn)定的數(shù)字輸出信號(hào)所需要的時(shí)間。通常用完成一次A/D轉(zhuǎn)換操作所需時(shí)間來表示轉(zhuǎn)換速度。例如，某ADC的轉(zhuǎn)換時(shí)間T為0.1ms，則該A/D轉(zhuǎn)換器的轉(zhuǎn)換速度為1/T=10000次/s。第八十三頁，共九十五頁。7.3.5ADC的主要技術(shù)指標(biāo)⒉分辨率分辨率亦稱分解度。常以輸出二進(jìn)制代碼的位數(shù)來表示分辨率的高低。位數(shù)越多，說明量化誤差越小，則轉(zhuǎn)換的精度越高。例如，一個(gè)10位ADC滿量程輸入模擬電壓為5V，該ADC能分辨的輸入電壓為5/210=4.88mV，十四位ADC可以分辨的最小電壓5/214=0.31mV?？梢姡谧畲筝斎腚妷合嗤那闆r下，ADC的位數(shù)越多，所能分辨的電壓越小，分辨率越高。第八十四頁，共九十五頁。⒊量化誤差7.3.5ADC的主要技術(shù)指標(biāo)量化誤差是指量化產(chǎn)生的誤差。如采用有舍有入量化法的理想轉(zhuǎn)換器的量化誤差為第八十五頁，共九十五頁。7.3.5ADC的主要技術(shù)指標(biāo)⒋精度精度指產(chǎn)生一個(gè)給定的數(shù)字量輸出，所需模擬電壓的理想值與實(shí)際值之間總的誤差，其中包括量化誤差、零點(diǎn)誤差及非線性等產(chǎn)生的誤差。第八十六頁，共九十五頁。7.3.5ADC的主要技術(shù)指標(biāo)⒌輸入模擬電壓范圍輸入模擬電壓范圍指ADC允許輸入的電壓范圍。超過這個(gè)范圍，A/D轉(zhuǎn)換器將不能正常工作。例如

ADC0809輸入電壓范圍是：單極性0～5V。第八十七頁，共九十五頁。7.3.6集成ADCADC0804是八位逐次逼近式ADC，采用CMOS工藝，20腳雙列直插式封裝?？梢酝ㄟ^數(shù)據(jù)總線與微機(jī)相連而不需要附加接口邏輯電路。其電平與MOS和TTL都兼容。ADC0804有兩個(gè)模擬電壓輸入端，可以對(duì)0V～±5V進(jìn)行轉(zhuǎn)換，輸入信號(hào)可采用雙端輸入方式。ADC0804的結(jié)構(gòu)框圖如圖7-22所示。由時(shí)鐘發(fā)生器、比較器、數(shù)據(jù)輸出鎖存器等組成。1．A