FPGA開發(fā)板硬件設(shè)計(jì)方案070516

1、th SYNERTONEU i辦同原團(tuán)協(xié)同集團(tuán)北京研發(fā)中心文檔基本信息文檔級(jí)別總頁數(shù)13文檔 名稱FPGA開發(fā)板硬件設(shè)計(jì)方案編制人宋波所在部門硬件開發(fā)審核人曹占生編制日期2007-6-8FPGA開發(fā)板硬件設(shè)計(jì)方案引言在FPGA選型報(bào)告中，我們闡明了產(chǎn)品用途和設(shè)計(jì)目標(biāo)，列出了具體的規(guī)格需求并最 終選定了 Altera stratixII EP2S180F-1020作為FPGA器件，本文將詳細(xì)說明FPGA整體設(shè)計(jì) 方案。一、器件布局1、器件總體布局圖高速A/DRJ45以太網(wǎng)高速A/D擴(kuò)展口 24PinRS-232RS-232高速A/D高密 connectorPOWER SUPPLY: 16V高速A

2、/DRJ45以太網(wǎng)高速A/D擴(kuò)展口 24PinRS-232RS-232高速A/D高密 connectorPOWER SUPPLY: 16V大電流開關(guān)穩(wěn)壓器：5V、3.3V、1.8V、1.2VLDO: 2.8VDC/DC: 12VDC/DC: -5V高速A/DCrystalJTAG高速D/ASRAMMICTORSD Card高速D/A高速D/AFPGAEP2S180FLASH高速D/A高速D/ADDR SDRAM程控邏音頻A/D輯芯片音頻A/D高密 connectorSD Card鍵盤FLASH高速D/A高速D/ADDR SDRAM程控邏音頻A/D輯芯片音頻A/D高密 connectorSD C

3、ard鍵盤Sharp LCD2、器 音頻D/A井口 LCD串口 LCD4X PCI-Express 接口n學(xué)口展擴(kuò)HmJ 立實(shí)用性：將各種使用接口布置在板邊方便使用，包括高速A/D D/A的SMA 頻 D/A 音頻 A/D D/A 的 RCA 端子、攝像頭 Connector、LCD Connector、鍵盤接口、RJ-45n學(xué)口展擴(kuò)接口、RS-232 接口、USB2.0 OTG 接口、CF Card（可選）、SD Card、Power supply端子、擴(kuò)展口； PCI-e和DDR存儲(chǔ)器接口可放置于板內(nèi)。電磁兼容：將電源集中放置在右上角區(qū)域，做好接地和濾波設(shè)計(jì)；將高速A/D、 D/A器件集中

4、放置在左側(cè)，盡量縮短信號(hào)線的走線距離并避免交叉線。產(chǎn)品升級(jí)：將FPGA開發(fā)板分為了基板和核心板兩個(gè)部分，上圖紅色框區(qū)域?yàn)榛?板，綠色框區(qū)域?yàn)楹诵陌?，板間用高速Connector連接，向后開發(fā)只需重新設(shè)計(jì)核 心板，可節(jié)省大量開發(fā)時(shí)間和費(fèi)用。二、功能說明1、FPGA742 I/O Pin外接 2* 64MB DDR SDRAM，可選 MICRON、INFINEON 和 SAMSUNG 任一家產(chǎn) 品，另外在基板上再擴(kuò)展一接口以滿足更大容量需求外接 128MB FLASH夕卜接 256KB*16 SRAM155.52 MHz /100 MHz /33.3 MHz /25MHz 時(shí)鐘源數(shù)字程控邏輯芯片外

5、接12V風(fēng)扇降溫主要器件：FPGA EP2S180128Mb FLASH AM29LV128MH113REI256K*16 SRAM IDT71V416510PH64MB DDR SDRAM MT46LC16M16A2數(shù)字程控邏輯芯片EPM1270F256C32、電源電源為模擬和數(shù)字器件提供穩(wěn)定可靠的直流電壓，設(shè)計(jì)核心要素包括：DC 16V/3.75A輸入端子，F(xiàn)use保護(hù)電源輸入端使用共模抑制電感ESD二極管保護(hù)、反向電壓保護(hù)和濾波鉭電解電容LED指示燈選用高效率大電流容量的開關(guān)穩(wěn)壓管提供5V、3.3V、1.8V、1.2V選用大電流容量1.5A的LDO提供2.8VDC/DC提供12V/0.5

6、A風(fēng)扇電源DC/DC提供-5V運(yùn)放電源使用專用電源電感支持大電流容量電源PCB Layout注意點(diǎn)（參考下文說明），還要參考各芯片Datasheet中關(guān)于Layout 的說明事項(xiàng)主要器件：開關(guān)穩(wěn)壓管LM2678 LTC3728 LTC17781.8V LDO LT196312V DC/DC LTC1872-5V DC/DC LTC3704電源電感TOKO 919AS系列電解電容一180UF100UF10UF56UF 等三極管和場效應(yīng)管ESD二極管、保險(xiǎn)管、Zenar二極管、肖特基二極管、LED直流風(fēng)扇12V/0.2A3、高速A/D高速A/D用于數(shù)字通信接收機(jī)IF采樣功能，將模擬信號(hào)轉(zhuǎn)化為數(shù)字信

7、號(hào)供給FPGA 做處理，設(shè)計(jì)核心要素包括：四路 125Msps，12bit 高速 A/D，推薦使用 AD9233BCPZ-125輸入電壓：1.8V（模擬），3.3V（數(shù)字），其中1.8V耗電220mA，四路要880mA，要使用大電流容量穩(wěn)壓管供電，因?yàn)槭歉咚傩酒?，每個(gè)供電管腳接0.1uF去耦電容RF/IF輸入，經(jīng)Transformer轉(zhuǎn)換為兩路信號(hào)，2Vp-p輸入，Transformer后端RC網(wǎng)絡(luò)要根據(jù)輸入信號(hào)的頻率而變換Freqency range(MHz)RC(pF)07033157020033520030015530015NC125MHz有源晶振時(shí)鐘，經(jīng)Transformer轉(zhuǎn)換為差分

8、信號(hào)CLK+/CLK-，一個(gè)晶振可 負(fù)載兩個(gè)A/D芯片利用肖特基二極管對(duì)輸入的模擬和時(shí)鐘信號(hào)電平進(jìn)行鉗制I2C 控制指令（SCLK/SDIO）A/D Data輸出經(jīng)Buffer進(jìn)入FPGA，前后加20100歐姆電阻有助于減少 overshooting 和 ringing主要器件：A/D Converter AD9233BCPZ-125125MHz Crystal CB3LV-3CTransformer ADT1-1WT/ETC1-1-13Buffer 74VCX162244Schottky Diode HSMS28124、高速D/A高速D/A用于數(shù)字寬帶通信，將數(shù)字信號(hào)轉(zhuǎn)化為模擬信號(hào)供給下一級(jí)

9、做處理，設(shè) 計(jì)核心要素包括：四路125Msps，12bit高速D/A，推薦使用AD9752輸入電壓：5V（模擬數(shù)字），0.1uF去耦、1uF濾波電容125MHz有源晶振時(shí)鐘，單端輸入，一個(gè)晶振可負(fù)載兩個(gè)D/A芯片模擬差分信號(hào)輸出，電阻網(wǎng)絡(luò)調(diào)整輸出共模電壓數(shù)字信號(hào)輸入端接上拉和下拉電阻（可選）主要器件：D/A Converter AD9752125MHz Crystal CB3LV-3CTransformer ADT1-1WT5、Audio A/DAudio A/D用于數(shù)字音頻接收機(jī)采樣功能，將模擬信號(hào)轉(zhuǎn)化為數(shù)字信號(hào)供給FPGA 做處理，設(shè)計(jì)核心要素包括：兩路 Stereo，16bit Audi

10、o D/A，推薦使用 AD1877輸入電壓：5V（模擬數(shù)字），0.1uF、10nF去耦、1uF濾波電容12,288MHz有源晶振時(shí)鐘，單端輸入，一個(gè)晶振可負(fù)載兩個(gè)A/D芯片左右兩聲道模擬輸入TTL串行數(shù)據(jù)輸出主要器件：Audio A/D Converter AD187712.288MHz Crystal6、Audio D/AAudio D/A用于將數(shù)字音頻信號(hào)轉(zhuǎn)化為模擬信號(hào)，設(shè)計(jì)核心要素包括：兩路 Stereo，24bit Audio A/D,推薦使用 AD1853輸入電壓：5V（模擬數(shù)字），0.1uF濾波電容12,288MHz有源晶振時(shí)鐘，單端輸入，一個(gè)晶振可負(fù)載兩個(gè)A/D芯片左右兩聲道模擬

11、差分輸出運(yùn)放和低通濾波，采用5V供電，如果聲音效果不佳，還可采用外接直流電源土 15V供電喇叭和耳機(jī)兩種音頻輸出方式主要器件：Audio D/A Converter AD185312.288MHz CrystalOP275運(yùn)放器LA4525喇叭功放LA4536A耳機(jī)功放三、接口說明1、RS-232兩路 RS-232 Transceiver，9Pin 標(biāo)準(zhǔn) RS-232 接口，接口 定義為DCDRXDTXDDTRGNDDSRRTSCTSRI一路選用 MAX3380，2TX/2RX 普通 Transceiver，傳輸速率 460kbps，連接 RXDCTSTXDRTSGND一路選用MAX3245，

12、3TX/5RX高速Transceiver，傳輸速率1Mbps，全部連接2、RJ-45一路以太網(wǎng)控制器，ISA BUS接口，推薦使用CS8900A輸入電壓：3.3V（模擬數(shù)字），0.1uF去耦電容20MHz無源晶振時(shí)鐘，雙端輸入TX/RX差分信號(hào)輸出雙向 buffer主要器件：以太網(wǎng)控制器CS8900ABuffer 74VCX16324520MHz Crystal NVRAM AT93C46A 內(nèi)部集成XFMR的RJ-45接口3、USB 2.0 OTG兩路高速（全速）USB 2.0 OTG Transceiver，推薦使用 ISP1504A輸入電壓：5V3.3V2.8V1.8V，0.1uF濾波電

13、容，利用電源分配開關(guān)提供5V電壓 給USB接口19.2MHz無源晶振時(shí)鐘，雙端輸入一路標(biāo)準(zhǔn)USB接口，接口定義為5VD-D+GND一路 Mini USB 接口，接口定義為 5VD-D+IDGND, ID 連接 Transceiver ID 引腳， 標(biāo)準(zhǔn)USB接口沒有該功能，Transceiver ID引腳經(jīng)1K電阻接地主要器件：高速（全速）USB 2.0 OTG Transceiver ISP1504A19.2MHz Crystal雙路USB電源分配開關(guān)MIC2536ESD Filter IP4059 （可選）4、CMOS攝像頭CMOS攝像頭接口沒有固定標(biāo)準(zhǔn)，可以采用48Pin CSI Con

14、nector，包括CSI數(shù)據(jù)傳 輸（MCLKFVLVPIXCLKDATA15:0）、GPIO 傳感器控制（RESETPOWD）、I2C （SDA SCLK）和電源供電四個(gè)部分輸入電壓：2.8V1.8V（模擬數(shù)字），0.1uF濾波電容一般攝像頭都是8bit數(shù)據(jù)信號(hào)接上拉電阻，最好都通過buffer驅(qū)動(dòng)和FPGA通信我們現(xiàn)在有一個(gè)Freescale的CMOS攝像頭，48Pin CSI Connector接口，只需安裝 驅(qū)動(dòng)程序即可5、CF&SD CardCF&SD都可作為外設(shè)存儲(chǔ)器，SD卡可兼容MMC卡，3.3V輸入電壓SD 9Pin 結(jié)構(gòu)，接口 定義為 Data2Data3CMDgnd3.3VC

15、LKgndData0Data1，F(xiàn)PGA 輸出的Data可直接連接外設(shè)存儲(chǔ)器MMC 7Pin結(jié)構(gòu)，兩側(cè)比SD卡各少一個(gè)Data pinCF 50Pin結(jié)構(gòu)較復(fù)雜，從功能上說，SD可以實(shí)現(xiàn)大容量存儲(chǔ)，個(gè)人認(rèn)為不需要再 在板上設(shè)計(jì)CF接口接口選擇：CF SAMTEC CFT-150可選）6、JTAG JTAG有20Pin和14Pin兩種標(biāo)準(zhǔn)接口，兩者電氣特性一致，沒有本質(zhì)差別 我們選用20Pin結(jié)構(gòu)，接口定義為Pin nodescriptionPin nodescriptionPin nodescriptionPin nodescription1Vref6GND11RTCK16GND2VCC7TM

16、S12GND17NC3TRST8GND13TDO18GND4GND9TCK14GND19NC5TDI10GND15SRST20GND TRSTTDITMSNRST可接不高于10K上拉電阻防止誤觸發(fā) TCKRTCK可接不高于10K下拉電阻防止誤觸發(fā) VCC3.3V供電，Vref也可直接連接3.3V7、鍵盤外接鍵盤采用20PIN接口接口定義如下圖PinSignalDescription1VCC+3 volt power2NCNO CONNECTION3UART2_RXDKEY_COL7KEYPAD COLUMN 7 Bidirectional signal used to scan a keypa

17、d4UART2_RTSKEY_ROW6KEYFAD ROW 6 Bidirectional signal used to scan a keypad5UART2_TXDKEY_COL6KEYPAD COLUMN 6 Bidirectional signal used to scan a keypad6UART2_CTSKEY_ROW7KEYFAD ROW 7 Bidirectional signal used to scan a keypad7KP_COL5KEYFAD COLUMN 5 Bidirectional signal used to scan a keypad8KP_ROW5KEY

18、FAD ROW 5 Bidirectional signal used to scan a keypad9KP_COL4KEYFAD COLUMN 4 Bidirectional signal used to scan a keypad10KP_IROW4KEYFAD ROW 4 Bidirectional signal used to scan a keypad11KP_COL3KEYPAD COLUMN 3 Bidirectional signal used to scan a keypad12KP_ROW3KEYFAD ROW 3 Bidirectional signal used to

19、 scan a keypad13KP_COL2KEYFAD COLUMN 2 Bidirectional signal used to scan a keypad14KP_IROW2KEYRD ROW 2 - Bidirectional signal used to scan a keypad15KP_COL1KEYFAD COLUMN 1 Bidirectional signal used to scan a keypad16KPJROW1KEYPAD ROW 1 Bidirectional signal used to scan a keypad17KP_COLOKEYFAD COLUMN

20、 0 Bidirectional signal used to scan a keypad18KP_IROWOKEYPAD ROW 0 Bidirectional signal used to scan a keypad19NONO CONNECTION20GNDGROUND8、LCD 接口 配合我們目前有的一套34PIN SHARP LCD接口，接口定義如下:VCC 1 2 GNDOE_ACD 3 4 FLM_VSYNG_SPSLP.HYSYNC 5 6 LSGLKLD5_B5 7 8 LD4_B4LD3_B3 9 10 LD2_B2LD11_G511 12LD10_G4LD9_G3 13

21、14 LD8_G2LD17_R515 16 LD16_R4LD15_R317 18 LD14_R2CONTRAST 19 20 LGDONSPL.SPR 21 22 REVPS 23* 24 CLSLD1_B1 25 26 LDO_BOLD7_G1 27 28 LD6_G0LD13_R129 30LD12_R0TOP 31 32 BOTTOMLEFT 33 34 RIGHT 40PIN并口 LCD,接口定義如下圖IPU_VSYNCHO1, 2IPU_LD0IPU_LD13, 4IPU_LD2IPU_LD95, 6IPU_LD4IPU_LD57 8IPU_LD17IPU_LD89 10IPU_L

22、D7IPU_LD611 12IPU_FAR_RSTLCDRSTO13 14IPU_WRIPU_LD915 163V3IPU_LD1117, 18IPU_LD10IPU_LD1319, 20GNDIPU_LD1521, 22IPU_LD12IPU_LCS023, 24IPU_LD14IPU_RD25, 26IPU_LD1 6LED_MD127, 28PM_VBLITELED_MD229, 30LED_MD3LED_MD431 32NGGND33 34CVDD_2,775VLED_KP35 36NCDVDD_1,8 V37 38NVCC7GPIO139 40GPIO216PIN串口 LCD,接口定

23、義如下圖DVDD_k8V1 23V3IPU_SD_CLK3 4IPU_SD_D_IOSERLCD_CS5 6IPU_SER_RSTLCDRST27 8IPU_SD_D_IGND9 10CVDD_775VLED_AD111 12PM_VBLITELED_AD213 14ledLkpGPIO115 16GPIO2 5V/3.3V/2.8V/1.8V 供電，加 10uF 濾波電容9、MICTORTektronix and Agilent logic analyzer connectorsAgilent有90Pin、40Pin兩種標(biāo)準(zhǔn)接口，我們選用40Pin接口，3.3V供電要和 JTAG TRST/

24、TDI/TDO/TCK/TMS五個(gè)引腳連接數(shù)據(jù)和時(shí)鐘引腳可根據(jù)Agilent式樣書布線MICTOR選擇依賴邏輯分析儀設(shè)備廠家的標(biāo)準(zhǔn)，不同的廠家標(biāo)準(zhǔn)不同，也可參考FS2公司的產(chǎn)品說明，對(duì)應(yīng)38Pin Mictor板間高密度高速接口現(xiàn)在還不能確定基板和核心板間有多少線需要連接，SAMTEC DPAF-3.0高密接口 有184Pin，占用面積合適(1*5cm)，圍繞核心板邊放置4個(gè)高密接口可以有4*184=736Pin 應(yīng)該可以滿足設(shè)計(jì)需求。高密接口必然帶來信號(hào)的損失，影響信號(hào)傳輸?shù)乃俣?，選擇知名廠家產(chǎn)品尤為重要。 一個(gè)高密連接器有四組位置對(duì)稱引腳便于排列，引腳序號(hào)如下圖：B1B2 C1 c2 D1

25、 D2a1OO oO oO oO O O oO O O o O o Q oO oO oO oO oO oO oO o Oa450o o o Q o Q oOQaB1B2 C1 c2 D1 D2a1OO oO oO oO O O oO O O o O o Q oO oO oO oO oO oO oO o Oa450o o o Q o Q oOQa2a46擴(kuò)展口擴(kuò)展口種類較多，選擇主要看使用，我選3*24pin接口。根據(jù)使用選擇放置位置。 上側(cè)擴(kuò)展口用來擴(kuò)展USB、UART和I2C，右下角兩個(gè)擴(kuò)展口一個(gè)用來擴(kuò)展SD和 KEYPAD,另一個(gè)作為GPIO預(yù)留口。PCI-Express 接口PCI-Ex

26、press的接口有IX、2X、4X、8X、12X、16X、32X多種標(biāo)準(zhǔn)，選擇較常見 的4X PCI-Express接口。接口定義如下表：PinSide B ConnectorSide A Connector#NameDescriptionNameDescription|1+12v+12 volt powerPRSNT#1Hot plug presence detect|2+12v+12 volt power+12v+12 volt power|3RSVDReserved+12v+12 volt power4GNDGroundGNDGround5SMCLKSMBus clockJTAG2TCK

27、6SMDATSMBus dataJTAG3TDI7GNDGroundJTAG4TDO18+3.3v+3.3 volt powerJTAG5TMS(9_JTAG1+TRST#+3.3v+3.3 volt power|103.3Vaux3.3v volt power+3.3v+3.3 volt power11WAKE#Link ReactivationPWRGDPower GoodMechanical Key12RSVDReservedGNDGround13GNDGroundREFCLK+Reference ClockDifferential pair14HSOp(0)Transmitter La

28、ne 0, Differential pairREFCLK-15HSOn(0)GNDGround16GNDGroundHSIp(0)Receiver Lane 0, Differential pair17PRSNT#2Hotplug detectHSIn(0)|18GNDGroundGNDGround|19HSOp(1)Transmitter Lane 1, Differential pairRSVDReserved20HSOn(1)GNDGround21GNDGroundHSIp(1)Receiver Lane 1, Differential pair22GNDGroundHSIn(1)12

29、3HSOp(2)Transmitter Lane 2, Differential pairGNDGround124HSOn(2)GNDGround125GNDGroundHSIpReceiver Lane 2, Differential pair26GNDGroundHSIn27HSOp(3)Transmitter Lane 3, Differential pairGNDGround28HSOn(0)GNDGround29GNDGroundHSIpReceiver Lane 3, Differential pair130RSVDReservedHSIn131PRSNT#2Hot plug de

30、tectGNDGround(32_GNDGroundRSVDReservedDDR （DDR2）接口DDR采用184PIN DIMM結(jié)構(gòu)，金手指每面92PIN,金手指上有一個(gè)卡口； DDR2 采用240PIN DIMM結(jié)構(gòu)，金手指每面120PIN,金手指上有一個(gè)卡口。DDR是一個(gè)高速而復(fù)雜的接口，由于將接口放置于底板上，和FPGA之間的數(shù)據(jù) 通信距離加長且通過高密連接器對(duì)信號(hào)完整性產(chǎn)生一定的影響，因此DDR PCB Layout 至關(guān)重要，主要需要考慮反射（阻抗匹配問題1串?dāng)_（信號(hào)相互干擾問題入地彈（電 源性能）三大問題。選擇184 PIN DIMM結(jié)構(gòu)DDR，包括64根數(shù)據(jù)+17根地址+6時(shí)

31、鐘+片選+行列選通，接定義如下表：PIN信號(hào)線定義信號(hào)線定義信號(hào)線定義信號(hào)線定義1SMBCLKSMBDATAVDDSA22WPGNDSA1SA03D59D58VDDD634DQS#7VDDD62DQM76VDD/DGNDD60NC7D51D50VDDD558DQS#6VDDD54DQM69DCLK2DCLK2#VDDNC10GNDD49D53D5211D48NC/CS2VDDNC/CS312VDDD43D47D4613D42DQS#5GNDDQM514GNDSCASA#CS#1CS#015D41SWEA#VDDD4516VDDD40SRASA#D4417D35SBS0GNDD3918GNDD3

32、4D38DQM419DQS#4D33VDDD3720VDDD32D36GND定位卡定位卡定位卡定位卡PIN信號(hào)線定義信號(hào)線定義信號(hào)線定義信號(hào)線定義1SBS1CB3CB7VDD2GNDCB2CB6A103A0DQS8DQM8GND4VDDCB1DCLK0#DCLK05CB0A1VDDCB56GNDA2CB4D317D27D26GNDD308VDDA4A3BQM39DQS#3D25VDDD2910GNDD24D28A611A5D19GNDD2312VDDA7A8D2213D18A9VDDDQM214GNDDQS#2A11D2115D17D16GNDA1216VDDCKE0D20BA217D11D1

33、0VDDCKE118GNDDCLK1#D15D1419DCLK1VDDVDDDQM120DQS#1D9D13D1221D8GNDVDDA1322NCNCNCNC23D3VDDGNDD724D2DQS#0D6DQM0D57D56GNDD61525D1GNDVDDD526D0VREFD4GND四、PCB Layout 說明1、PCB選材考慮到高速PCB的電磁兼容和信號(hào)完整性問題，采用FR-4材質(zhì)PCB,介電常數(shù) 在4.14.5之間。2、層和傳輸線Layout 1)基板考慮到高速PCB的電磁兼容和信號(hào)完整性以及RF模擬信號(hào)問題，基板采用八層 板 Layout，各層描述如下：Signal/GND/Si

34、gnal/Power/GND/Signal/GND/Signal；傳輸線 為50歐姆特征阻抗，設(shè)計(jì)說明請(qǐng)參考下圖：，可根據(jù)板厚而定，可定為10mil，可根據(jù)板厚而定，可定為10mil銅箔層(signal/gnd/power)，厚度均為 1.4mil=35um. 介質(zhì)層，介電常數(shù)4.1，介電層各層厚度如上圖標(biāo)注.頂層和底層高速傳輸線和RF線寬8mil，中間層高速傳輸線寬9mil，計(jì)算過程不贅述. 為確保開發(fā)板抗損壞，將整體板厚設(shè)計(jì)為2mm=79mil，這樣power和gnd之間的介電 層厚度為：79-12*4-5*2-1.4*8=10mil.電源和地線走線原則上要比傳輸線更寬，這里不作線寬規(guī)定，

35、視布線實(shí)際情況而定， 其他低速信號(hào)線和連接線也沒有明確要求。2) FPGA核心板核心板FPGA引腳較多，信號(hào)線連接復(fù)雜，采用14層板Layout，各層描述如下：Signal/GND/Signal/Signal/GND/Signal/Power/GND/Signal/GND/Signal/Signal/GND/Signal 設(shè)計(jì)說明請(qǐng)參考下圖：signal gnd3mil4mil8milsignal4milgnd4mil8milpower8mil8mil4mil4mil8mil4milgnd3milsignal銅箔層(signal/gnd/power), signal 厚度均為 0.6mil, gnd/power 厚度均為 1.2mil 介質(zhì)層，介電常數(shù)4.1,介電層各層厚