優(yōu)化FPGA功耗的設(shè)計(jì)技術(shù)

1、【W(wǎng)ord版本下載可任意編輯】 優(yōu)化FPGA功耗的設(shè)計(jì)技術(shù) 無論從微觀到宏觀、從延長(zhǎng)電池壽命到減少變暖的溫室效應(yīng)等等，各種不同因素都在迅速推動(dòng)系統(tǒng)設(shè)計(jì)人員關(guān)注節(jié)能問題。一項(xiàng)有關(guān)設(shè)計(jì)優(yōu)先考慮事項(xiàng)的調(diào)查指出，大部分工程師已把功耗排在首位，或者是將其緊跟在性能、密度和成本之后。 在功耗方面，F(xiàn)PGA帶來了獨(dú)特的挑戰(zhàn)。系統(tǒng)設(shè)計(jì)人員只要能夠透徹充分的了解這些挑戰(zhàn)，以及應(yīng)對(duì)挑戰(zhàn)所需的新技術(shù)、新方法和新工具，就能夠發(fā)揮基于FPGA的便攜式系統(tǒng)的部署優(yōu)勢(shì)。隨著業(yè)界越來越多地采用FPGA，為更廣泛的應(yīng)用產(chǎn)品提供靈活性并加快其上市速度，這點(diǎn)便顯得愈加重要。 評(píng)估某個(gè)FPGA架構(gòu)是否適用于現(xiàn)今的功率敏感應(yīng)用，必須深

2、入研究功率方程。要做到這一點(diǎn)，我們可以在投入可行設(shè)計(jì)解決方案(劃分、時(shí)鐘和功率門控、電壓分軌等等)前， 對(duì)FPGA的功率特性及其影響開展分析，并使用優(yōu)化工具來實(shí)現(xiàn)。 實(shí)現(xiàn)低功耗設(shè)計(jì) 根據(jù)所選FPGA技術(shù)類型的不同，電源可以看成是由靜態(tài)、動(dòng)態(tài)、上電(或浪涌)、配置以及不同低功耗模式等成分組成。 靜態(tài)和動(dòng)態(tài)電源是所有IC設(shè)計(jì)人員都熟知的問題。靜態(tài)電源源于以下幾種形式的泄漏電流：亞閾值泄漏、結(jié)泄漏、柵致漏極泄漏(GIDL)和柵極泄漏。動(dòng)態(tài)電源則指器件工作期間的電源，與所用功能性資源(邏輯區(qū)塊、時(shí)鐘樹、嵌入式RAM、PLL等) 、I/O上的負(fù)載和阻抗終端、時(shí)鐘頻率、數(shù)據(jù)模式以及到達(dá)動(dòng)態(tài)特性、信號(hào)活動(dòng)或

3、觸發(fā)率，以及信號(hào)靜態(tài)概率等因素有關(guān)。 在設(shè)計(jì)易失性SRAM FPGA解決方案時(shí)，除靜態(tài)和動(dòng)態(tài)電源之外，設(shè)計(jì)人員還必須考慮到其它三種電源成分。在系統(tǒng)與器件功能性上電期間，浪涌電源和配置電源可能會(huì)意義重大，就如同睡眠(靜態(tài))模式下所需的電源一般。除此之外，由于SRAM FPGA是易失性的，它們必須通過一個(gè)外部設(shè)備驅(qū)動(dòng)程序(通常保存在PROM中)來啟動(dòng)，這增加了系統(tǒng)的額外功耗和啟動(dòng)延時(shí)。 雖然SRAM FPGA供給商不斷努力降低產(chǎn)品功耗，但市面上的這些器件仍然耗能過高，從而極大增加了總體的系統(tǒng)功耗，尤其是將幾個(gè)FPGA安裝于單個(gè)電路板上，或者是不同電路板的FPGA共用一個(gè)電源時(shí)。對(duì)于需要頻繁開/關(guān)的

4、系統(tǒng)，這種影響則更大，所以估算電池壽命時(shí)必須將之考慮在內(nèi)。因此，在為基于SRAM的可編程器件確定電源大小或選擇電池時(shí)，系統(tǒng)設(shè)計(jì)人員務(wù)必要考慮到配置和浪涌電源。另一方面，真正的flash FPGA是非易失性的，不會(huì)產(chǎn)生浪涌或配置電流，而且總體靜態(tài)功耗較低，這樣一來，設(shè)計(jì)任務(wù)就比較簡(jiǎn)單，功耗亦大大減小(圖1)。 圖1：易失性SRAM FPGA與非易失性真正 flash FPGA的電流曲線比較 1. 電流 2. 時(shí)間（或頻率） 3. 易失性FPGA 4. 非易失性FPGA 5. 易失性FPGA的上電浪涌電流 6. 系統(tǒng)供電電壓 7. 靜態(tài) 8. 與頻率相關(guān)的動(dòng)態(tài)電源 9. 易失性FGPA的配置電源

5、在處理晶體管電流泄漏方面，F(xiàn)PGA廠商采取的另一個(gè)措施是建立兩級(jí)閾值電壓(VT) 單元。這種被稱為多VT(Multi-VT)的技術(shù)旨在盡可能少地采用大泄漏低VT器件，并盡可能多地采用低泄漏高VT器件，以便減少總體設(shè)計(jì)泄漏。過去，多VT 技術(shù)用于ASIC 和 ASSP產(chǎn)品，現(xiàn)在則開始為FPGA供給商所采用。 尺寸至關(guān)重要 在IC設(shè)計(jì)領(lǐng)域，鑒于成本和眾多其它原因，盡可能地減小芯片尺寸一直是業(yè)界關(guān)注的焦點(diǎn)；現(xiàn)在功耗又成為另一個(gè)目標(biāo)。芯片越小，靜態(tài)電源消耗越低。在滿足應(yīng)用的功能性及其它要求的前提下，選擇盡可能小的芯片便更易于到達(dá)功耗目標(biāo)。 在選擇FPGA時(shí)，還有一個(gè)因素也十分重要，就是必須盡可能對(duì) R

6、AM、PLL和I/O 技術(shù)等資源的使用開展優(yōu)化。在FPGA架構(gòu)的選擇中，還應(yīng)該考慮到FPGA的所有低功耗模式，以及其它動(dòng)態(tài)資源(如PLL、RC 振蕩器和 I/O組)的節(jié)能能力。例如，假設(shè)較低的參考電壓可節(jié)省系統(tǒng)功率，則選擇同時(shí)支持1.2V LVCMOS 和/或 1.5V LVCMOS標(biāo)準(zhǔn)的I/O產(chǎn)品，就可以既節(jié)省功耗又在必要時(shí)獲得更高的I/O電壓。 時(shí)鐘 FPGA的動(dòng)態(tài)電源主要消耗在邏輯資源和互連構(gòu)造等電容性元件的充放電活動(dòng)。某個(gè)資源元件i的動(dòng)態(tài)功耗可以利用下式建模：這里fi為開關(guān)頻率， Ci為電容性負(fù)載，Vi為該資源的電壓擺幅。充分考慮動(dòng)態(tài)功率方程中的每一項(xiàng)，便可以降低功耗。例如，在時(shí)鐘域可

7、以決定設(shè)計(jì)的哪些部分需要快速時(shí)鐘或較慢時(shí)鐘。開關(guān)頻率fi是動(dòng)態(tài)功率方程的成分之一。由快速時(shí)鐘驅(qū)動(dòng)的邏輯相比由慢速時(shí)鐘驅(qū)動(dòng)的邏輯，開關(guān)更頻繁。設(shè)計(jì)人員知道邏輯的哪些部分需要快速時(shí)鐘，而哪些部分又可以運(yùn)行在較慢速度之下，因此可以按照時(shí)鐘所控制的功能予以劃分，從而節(jié)省功率。 一項(xiàng)設(shè)計(jì)的動(dòng)態(tài)功耗還隨布局布線而有很大變化。例如，如果兩個(gè)相連的功能性實(shí)體彼此靠得很近，兩者間的布線長(zhǎng)度可能縮短，因此會(huì)減小網(wǎng)絡(luò)的電容性負(fù)載，致使功率降低。如今的FPGA開發(fā)軟件通常支持功率驅(qū)動(dòng)布線 (Power Driven Layout)，可以自動(dòng)實(shí)現(xiàn)這項(xiàng)功能，并能夠降低25%或更多的總體動(dòng)態(tài)功耗(實(shí)際數(shù)字取決于設(shè)計(jì)中的時(shí)鐘

8、和網(wǎng)絡(luò)數(shù)目)。 架構(gòu)改良 在架構(gòu)層級(jí)上，通過對(duì)設(shè)計(jì)的時(shí)鐘方案開展分析，來為時(shí)鐘樹尋求合適的時(shí)鐘門控的方法是很有益的。如果設(shè)計(jì)已上電，但部分系統(tǒng)沒有加載時(shí)鐘，設(shè)計(jì)人員可以讓時(shí)鐘樹不與設(shè)計(jì)的該部分連接，從而降低動(dòng)態(tài)功耗。例如，如果一個(gè)時(shí)鐘服務(wù)于一項(xiàng)必須功能和另一個(gè)非必須功能，設(shè)計(jì)人員則可執(zhí)行一個(gè)邏輯信號(hào)，根據(jù)控制變量的狀態(tài)，選擇性地控制什么功能加載時(shí)鐘，以及何時(shí)加載。不過，利用邏輯信號(hào)來實(shí)現(xiàn)時(shí)鐘門控有可能導(dǎo)致時(shí)鐘偏差(clock skew)，必須予以管理。 另一個(gè)實(shí)現(xiàn)節(jié)能的方法是利用FPGA架構(gòu)內(nèi)部可用的所有節(jié)能模式，一般包括活動(dòng)模式、待機(jī)模式，或睡眠模式。在活動(dòng)模式下，F(xiàn)PGA會(huì)根據(jù)應(yīng)用需求執(zhí)行

9、其預(yù)設(shè)功能，但在空閑時(shí)，則可進(jìn)入待機(jī)或睡眠模式以節(jié)能。某些FPGA還能夠切換到超低節(jié)能模式，關(guān)斷空閑電路的時(shí)鐘，同時(shí)保存器件狀態(tài)。在該模式下，由于時(shí)鐘關(guān)斷，動(dòng)態(tài)功耗不存在，靜態(tài)功耗可忽略，這種技術(shù)一直用于ASIC器件，但近開始出現(xiàn)在FPGA中。Actel的Flash*Freeze技術(shù)就是這種超低功耗模式例如。Flash*Freeze模式能夠在1s內(nèi)進(jìn)入和退出超低功耗模式，實(shí)際功耗低于2W。手機(jī)就是利用多種節(jié)能模式的典型例子，它只在用戶通話時(shí)才進(jìn)入活動(dòng)模式，其余時(shí)間均處于待機(jī)狀態(tài)以節(jié)省能量，延長(zhǎng)電池壽命。其它節(jié)能設(shè)計(jì)技術(shù) 選擇性掉電(Selective power-down) 簡(jiǎn)單說是指關(guān)斷芯片

10、的某些部分或電路板上的某些芯片。為實(shí)現(xiàn)選擇性關(guān)斷，可采取多電源策略，割斷某些模塊的供電網(wǎng)絡(luò)間的關(guān)聯(lián)性。FPGA 架構(gòu)中的掉電或睡眠模式還可用于空閑模塊的選擇性掉電。 宏模塊優(yōu)化(Macro optimization) 也能夠節(jié)能，某些邏輯元件備有多種版本，分別針對(duì)高性能、*度或低功耗而優(yōu)化。高性能宏模塊(high-performance macro)的功耗一般比其它版本更高，因此，僅在必須時(shí)才采用高性能宏模塊，便可以實(shí)現(xiàn)節(jié)能。例如，快速加法器的功耗就大于較慢的逐位進(jìn)位加法器。對(duì)二者間的差異開展分析，可以看出后者的動(dòng)態(tài)功耗只有快速加法器的約十分之一。按照設(shè)計(jì)和目標(biāo)功能所需的速度，低功耗選擇可能完

11、全足夠。這適用于幾乎所有類型的宏模塊，包括乘法器、FIFO、RAM等。 分時(shí)復(fù)用(Time multiplexing)和I/O數(shù)設(shè)計(jì)劃分二者是有助于I/O組開關(guān)的技術(shù)。盡量防止同時(shí)使用不同類型I/O技術(shù)，確保使用即適用，以及減小I/O驅(qū)動(dòng)能力和壓擺率，也行之有效。 圖2：功率驅(qū)動(dòng)布局布線設(shè)計(jì)流程 動(dòng)態(tài)電壓調(diào)節(jié) (Dynamic voltage scaling) 是另一種節(jié)能設(shè)計(jì)技術(shù)，由于功率大小與電壓的平方成正比，意味著降低電源電壓即可顯著影響成效。如果系統(tǒng)要求的性能高于低壓I/O所能提供的，則可以在非關(guān)鍵性能引腳上使用低壓I/O，并在關(guān)鍵信號(hào)引腳上使用較高電壓I/O，以提供出色的替代方案。目

12、前，市場(chǎng)上某些低功耗FPGA完全可以由單個(gè)1.2 v電源為內(nèi)核和I/O供電。Actel的 IGLOO 和 nano器件就是例子。 功率監(jiān)控設(shè)計(jì)工具 市場(chǎng)上涌現(xiàn)了許多以功耗為導(dǎo)向的FPGA設(shè)計(jì)工具，旨在幫助設(shè)計(jì)人員在更短的設(shè)計(jì)周期內(nèi)實(shí)現(xiàn)能效更高的產(chǎn)品。這類EDA工具有兩大功能，包括功率驅(qū)動(dòng)布線和功率分析。 功率驅(qū)動(dòng)布線 有助于限度地降低動(dòng)態(tài)功耗。功率驅(qū)動(dòng)布線工具對(duì)功能性實(shí)體之間的互連開展分析，并重點(diǎn)優(yōu)化那些具有很大有效電容乘積(C.f)的網(wǎng)絡(luò)。同時(shí)，這些工具還特別重視時(shí)鐘網(wǎng)絡(luò)的橫縱時(shí)鐘源數(shù)目，因?yàn)檫@些網(wǎng)絡(luò)通常是且活躍的。 布線后的仿真一般會(huì)生成一個(gè)VCD文件，用作驅(qū)動(dòng)功率驅(qū)動(dòng)布線的源文件。因?yàn)閂

13、CD文件了設(shè)計(jì)內(nèi)部實(shí)際的網(wǎng)絡(luò)開關(guān)活動(dòng)，所以可提供比使用默認(rèn)普通功率估算更的功率分析。為此，首先應(yīng)該開展時(shí)序驅(qū)動(dòng)布局布線，然后反向標(biāo)注(back annotate)，再運(yùn)行仿真生成VCD文件并導(dǎo)入VCD文件，在功率驅(qū)動(dòng)模式下重新運(yùn)行布局布線。 功率分析 此類工具可用于從功率的角度對(duì)設(shè)計(jì)開展層次化分析，并進(jìn)一步優(yōu)化功率。這類工具分析設(shè)計(jì)層次中的每一個(gè)子元素，尤其是功耗排序，一般把功耗的功能性實(shí)體排在首位。這類信息的仔細(xì)分析以及后續(xù)設(shè)計(jì)處理，可以大幅節(jié)能。在頂層或所選實(shí)體內(nèi)部，分別標(biāo)注出由網(wǎng)絡(luò)、門電路、存儲(chǔ)器、I/O、時(shí)鐘域，或電源軌等因素產(chǎn)生的功耗，這樣就可以確定設(shè)計(jì)內(nèi)部的功耗熱點(diǎn)，設(shè)計(jì)人員因此能

14、夠采取相應(yīng)措施來降低設(shè)計(jì)的功耗。 如上所述，設(shè)計(jì)可能工作在組合模式下。某些功率分析工具能夠基于功率曲線的平均功耗。在功率曲線中，設(shè)計(jì)人員規(guī)定了設(shè)計(jì)的工作時(shí)間，即活動(dòng)模式下的時(shí)間比例(x%)，待機(jī)模式下的時(shí)間比例(y%)，以及Flash*Freeze模式下的時(shí)間比例(z%)。分析工具將這種組合下的加權(quán)平均功耗。在為應(yīng)用產(chǎn)品選擇電池時(shí)，這種功能很有用，因?yàn)槿粼诠?jié)能模式下頻繁運(yùn)作(進(jìn)入活動(dòng)模式)，電池壽命會(huì)大大縮短。 ，在某些工具中，仿真生成的VCD文件可按時(shí)鐘周期或時(shí)間增量來和顯示峰值功率。這種功能可幫助用戶準(zhǔn)確了解什么時(shí)間，或哪些時(shí)鐘周期內(nèi)功率較高，為設(shè)計(jì)人員提供另一條應(yīng)對(duì)并可能降低設(shè)計(jì)功耗的途徑(圖3)。 圖3：FPGA設(shè)計(jì)中按照時(shí)鐘周期統(tǒng)計(jì)的峰值功率 總結(jié) 功耗是基于FPGA系統(tǒng)(尤其是便攜式應(yīng)用)設(shè)計(jì)人員的主要關(guān)注問題。業(yè)界的FPGA企業(yè)相繼推出低功耗FPGA架構(gòu)。EDA工具逐步發(fā)展，擁有更復(fù)雜完善的架構(gòu)及功率分析工具，可幫助用戶在設(shè)計(jì)周期的不同階段*估功耗，并提供具功率監(jiān)控