FPGA的數(shù)字激光自動(dòng)功率控制系統(tǒng)設(shè)計(jì)

1、【W(wǎng)ord版本下載可任意編輯】 FPGA的數(shù)字激光自動(dòng)功率控制系統(tǒng)設(shè)計(jì) 自從激光器在1960年發(fā)明以來(lái)，在激光通信中已經(jīng)成為了不可或缺的關(guān)鍵設(shè)備，半導(dǎo)體激光器（LD）是用于高速率光傳輸系統(tǒng)的有吸引力的光源，然而，遺憾的是LD的閾值隨溫度和壽命變化，且因器件的不同表現(xiàn)出現(xiàn)較大的差異。LD的閾值隨著溫度的升高而明顯增大。LD閾值的漂移，給使用帶來(lái)很大的不便，如果采用固定的偏流，則必然引起輸出光脈沖峰值功率的浮動(dòng)，而且，閾值的漂移破壞了已經(jīng)設(shè)計(jì)好的工作點(diǎn)，從而引起有害光電延遲、張弛振蕩等現(xiàn)象。在LD高速工作時(shí)，這種現(xiàn)象的危害是不可忽略的。為了克服這些弊病，必須對(duì)輸出功率開(kāi)展控制，使LD的工作能夠維持

2、在正確的工作點(diǎn)上。 姚嘉陵等曾設(shè)計(jì)基于模擬電路的APC自動(dòng)激光功率控制電路，通過(guò)反應(yīng)來(lái)自動(dòng)調(diào)整預(yù)偏置電流來(lái)到達(dá)穩(wěn)定LD輸出功率的控制?；驹硎且环矫鎸D背向輸出的光功率經(jīng)背向光探測(cè)器PD開(kāi)展檢測(cè)，然后經(jīng)過(guò)放大器1開(kāi)展放大，送到比較器的反相輸入端；另一方面，輸入信號(hào)和從直流穩(wěn)壓電源中取出的直流參考電壓經(jīng)過(guò)放大器2放大后送入比較器的同相輸入端，比較器的輸出作為反應(yīng)被送到LD的驅(qū)動(dòng)端，調(diào)節(jié)偏流，到達(dá)穩(wěn)定LD輸出功率的目的。 模擬電路方法實(shí)現(xiàn)的優(yōu)點(diǎn)是增益控制比較穩(wěn)定，缺點(diǎn)是需要參加的器件較多，且隨著使用時(shí)間的增加，模擬器件老化會(huì)影響反應(yīng)控制的誤差，另外，輸出的激光功率固定不可變，不能實(shí)現(xiàn)多級(jí)功率的

3、控制。 筆者提出一種基于FPGA的全數(shù)字激光器功率自動(dòng)控制系統(tǒng)，不但可以大大簡(jiǎn)化電路構(gòu)造，減少成本，同時(shí)消除由器件老化帶來(lái)誤差，還可以方便的改變激光器的輸出功率和實(shí)現(xiàn)激光器多級(jí)功率的控制。 1 自動(dòng)功率控制系統(tǒng)整體構(gòu)造 基于FPGA的激光功率自動(dòng)控制系統(tǒng)構(gòu)造如圖1所示其工作原理是：將半導(dǎo)體激光器LD背向輸出的光功率經(jīng)背向光探測(cè)器PD開(kāi)展檢測(cè)后，轉(zhuǎn)換成模擬電壓信號(hào)，該模擬電壓信號(hào)經(jīng)過(guò)A/D轉(zhuǎn)換芯片的采樣和轉(zhuǎn)換，轉(zhuǎn)換成代表LD實(shí)際輸出功率的數(shù)字信號(hào)，該數(shù)字信號(hào)被送入FPGA芯片中的APC（自動(dòng)功率控制模塊）開(kāi)展分類、比較和處理，終輸出調(diào)整后的激光器數(shù)字偏流信號(hào)，數(shù)字偏流信號(hào)經(jīng)過(guò)FPGA內(nèi)部的PWM

4、模塊和外部的模擬低通濾波器轉(zhuǎn)換成模擬信號(hào)，來(lái)驅(qū)動(dòng)半導(dǎo)體激光器LD.SOC用于設(shè)置多級(jí)激光器輸出功率設(shè)置，APC的工作、停止等控制。 如圖1所示，本文所設(shè)計(jì)的全數(shù)字激光器自動(dòng)功率控制系統(tǒng)由A/D轉(zhuǎn)換器、FPGA功能設(shè)計(jì)模塊和模擬低通濾波器3個(gè)部分組成。 如圖2所示，本文中FPGA設(shè)計(jì)包括3個(gè)部分，SOC、APC和PWM。 SOC是采用的由GaislerResearch公司于20*年研制完成的一款32位、符合IEEE-1754（SPARCVS）構(gòu)造的CPU處理器核Leon2.它的前身是歐空局研制的Leon以及ERC32.Leon2的目標(biāo)主要是權(quán)衡性能和價(jià)格、高的可靠性、可移植性、可擴(kuò)展性、軟件兼容

5、性等，其內(nèi)部硬件資源可裁剪（可配置）、主要面向嵌入式系統(tǒng)，可以用FPGA/CPLD和ASIC等技術(shù)實(shí)現(xiàn)。Leon2處理器的片上資源如下：分離的指令和數(shù)據(jù)Cache、硬件乘法器和除法器、中斷控制器、具有跟蹤緩沖器的調(diào)試支持單元（DSU）、2個(gè)24位定時(shí)器、2個(gè)通用異步串口（UART）、低功耗模式、看門(mén)狗電路、16位I/O端口、靈活的存儲(chǔ)控制器、以太網(wǎng)MAC和PCI接口。Leon2的VHDL模塊可以在大多數(shù)綜合工具上開(kāi)展綜合，可以在任何符合VHDL-87標(biāo)準(zhǔn)的仿真器上開(kāi)展仿真；采用AMBA AHB/APB總線構(gòu)造的用戶設(shè)計(jì)新模塊，可以很容易參加到Leon2中，完成用戶的定制應(yīng)用。其構(gòu)造如圖3所示。

6、 2 FPGA模塊設(shè)計(jì) 本設(shè)計(jì)使用的是Avnet Design Services公司設(shè)計(jì)的FPGA評(píng)估板，該評(píng)估板使用的是Xilinx公司XC4VLX25-FF668型FPGA芯片。同時(shí)，板上還有32MB的DDR SDRAM和8MB的Intel StrataFlash,10/100M自適應(yīng)以太網(wǎng)接口、USB2.0接口和RS232串行接口，128x64的OLED（Organic Light Emitting Diode）圖形顯示，3組140針通用I/O連接器（AvBus）等硬件構(gòu)造組成。 文中SOC主要實(shí)現(xiàn)的功能是控制各個(gè)子系統(tǒng)的復(fù)位（RESET）與使能（EN），為各個(gè)子系統(tǒng)提供時(shí)鐘信號(hào)（CLK

7、），并可以通過(guò)讀（RD）、寫(xiě)（WR）、片選（CS）3個(gè)控制信號(hào)、32位的數(shù)據(jù)輸入總線（DIN0DIN31）、32位的輸出數(shù)據(jù)總線（DOUT0DOUT31）、32位的地址總線（ADDR0ADDR31）與各個(gè)子系統(tǒng)開(kāi)展讀、寫(xiě)操作。對(duì)于APC子系統(tǒng)，SOC主要完成APC模塊和PWM模塊的系統(tǒng)復(fù)位、使能，為APC模塊、PWM模塊提供時(shí)鐘，設(shè)置APC模塊的控制、狀態(tài)存放器等功能。 APC構(gòu)造是激光功率自動(dòng)控制系統(tǒng)的主體構(gòu)造。主要功能有兩個(gè)：1）完成對(duì)A/D芯片的控制，包括A/D芯片工作方式的設(shè)定（通過(guò)設(shè)置A/D芯片的控制存放器）、A/D芯片的控制信號(hào)的產(chǎn)生（時(shí)鐘信號(hào)ADCLK、使能信號(hào)ADCS、讀控制信

8、號(hào)ADRD、寫(xiě)控制信號(hào)ADWR、并接收A/D轉(zhuǎn)換完成信號(hào)ADINT和A/D轉(zhuǎn)換結(jié)果ADD0ADD9）；2）對(duì)A/D轉(zhuǎn)換的結(jié)果（ADD0ADD9）開(kāi)展處理，即將采樣并轉(zhuǎn)換的激光發(fā)射器的輸出功率與設(shè)置的多級(jí)功率開(kāi)展比較，區(qū)分出功率等級(jí)，再將標(biāo)準(zhǔn)等級(jí)的功率值與實(shí)際采樣轉(zhuǎn)換功率值開(kāi)展比較，并根據(jù)比較結(jié)果給出新的LD驅(qū)動(dòng)功率值。 PWM是根據(jù)APC模塊輸出的新的LD驅(qū)動(dòng)功率值，通過(guò)調(diào)制方波的占空比來(lái)改變輸出的直流分量，經(jīng)過(guò)低通濾波器后得到需要的模擬電壓信號(hào)，來(lái)驅(qū)動(dòng)LD.使用PWM模塊一可以用數(shù)字電路設(shè)計(jì)取代昂貴的D/A轉(zhuǎn)換器，二是可以靈活的增加或減少被控制LD的數(shù)量。 3 自動(dòng)激光功率控制設(shè)計(jì)的A/D轉(zhuǎn)

9、換模塊設(shè)計(jì) 本設(shè)計(jì)中的模/數(shù)轉(zhuǎn)換芯片選用的是TI公司生產(chǎn)的TLV1571芯片，TLV1571是一款10位單通道模擬輸入的模/數(shù)轉(zhuǎn)換器，內(nèi)部有兩個(gè)8位的控制存放器CR0、CR1來(lái)控制ADC的工作模式，包括軟件轉(zhuǎn)換或硬件轉(zhuǎn)換開(kāi)始選擇、內(nèi)部或外部時(shí)鐘選擇、二進(jìn)制或二進(jìn)制補(bǔ)碼輸出、硬件或軟件配置等工作模式。本設(shè)計(jì)通過(guò)將TLV1571的兩個(gè)控制存放器設(shè)置在外部時(shí)鐘信號(hào)，軟件控制轉(zhuǎn)換工作方式，其工作時(shí)序如圖4所示。 當(dāng)CS和WR信號(hào)均為低電平時(shí)，寫(xiě)TLV1571的控制存放器，設(shè)置完TLV1571的控制存放器后，在WR的上升沿開(kāi)始A/D采樣，采樣持續(xù)6個(gè)時(shí)鐘周期后，自動(dòng)開(kāi)展A/D轉(zhuǎn)換，轉(zhuǎn)換需要10個(gè)時(shí)鐘周期

10、，轉(zhuǎn)換完成后，INT變低，通知FPGAA/D轉(zhuǎn)換已經(jīng)完成，同時(shí)，將AD轉(zhuǎn)換后的數(shù)字信號(hào)在D0D9數(shù)據(jù)總線上準(zhǔn)備好，在RD信號(hào)的下降沿，數(shù)據(jù)被讀入FPGA內(nèi)開(kāi)展下一步處理。TLV1571的時(shí)鐘信號(hào)CLK、CS、WR、RD均由FPGA產(chǎn)生。D0D9與FPGA的10個(gè)雙向I/O端口相連，用于完成TLV1571兩個(gè)控制存放器的設(shè)置以及A/D轉(zhuǎn)換結(jié)果的傳遞。圖5為T(mén)LV1571與FPGA連接電路圖。 4 模擬低通濾波器的設(shè)計(jì) 本設(shè)計(jì)的模擬低通濾波器采用簡(jiǎn)單的一階有源濾波器，其電路構(gòu)造如圖6所示。 5 結(jié)束語(yǔ) 選擇半導(dǎo)體激光器LC25,設(shè)定輸出功率要求為2 W,PD采用InGaAs PIN光電探測(cè)器，PD檢測(cè)的結(jié)果既用于自動(dòng)功率控制的輸入，還作為自動(dòng)功率控制的結(jié)果檢驗(yàn)。如果自動(dòng)功率控制良好，則PD的輸出將穩(wěn)定在額定值上。利用泰克示波器對(duì)PD檢測(cè)信號(hào)開(kāi)展檢測(cè)，本文