EDA設(shè)計流程及其工具QUARTUSII快速設(shè)計指南課件

1、本章參考資料本章只是關(guān)于QUARTUS II軟件的 簡明操作指導(dǎo)，未羅列該軟件的所有功能。關(guān)于該軟件的詳細(xì)操作過程 可從以下渠道得到：該軟件的help。本講義第11章 設(shè)計優(yōu)化（二），討論了各種編優(yōu)化編譯設(shè)置的含義，以及如何閱讀編譯報告。Altera Corporation，intro_to_quartus2_chinese， 。Altera Corporation，quartusii_handbook， 本章參考資料本章只是關(guān)于QUARTUS II軟件的 簡明操作本章內(nèi)容安裝與許可（License）項目與文件類型（project & files type）Quartus II菜單簡介設(shè)計輸入

2、(design input)器件與引腳指配(device & pin assignment)編譯和綜合(compilation and synthesis)仿真(simulation)編程與配置(program and configuration)本章內(nèi)容安裝與許可（License）安裝步驟下載免費版本安裝申請許可文件（License File)設(shè)置許可文件（License File)運行安裝步驟下載免費版本安裝步驟Quartus II 軟件可以從ALTERA公司網(wǎng)站上免費下載。目前版本為7.2（quartusii_70_web_edition_single）V7.0版本的文件大小為300M字

3、節(jié)。安裝步驟Quartus II 軟件可以從ALTERA公司網(wǎng)站許可文件申請如何申請？安裝完成后，需要從ALTERA公司網(wǎng)站上申請許可文件，在申請許可文件時需要輸入安裝PC機(jī)的網(wǎng)卡物理號碼(NIC ID) 或者 硬盤序列號（C disk serial number）,此2個號碼可從：Quartus II-Tools-License Setup的窗口中得到。 建議使用NIC ID申請許可文件，這樣可避免格式化硬盤造成的硬盤號更改。許可文件的申請是免費的，并通過電子郵件傳給申請人，許可文件申請如何申請？許可文件設(shè)置進(jìn)入 Quartus II-Tools-License Setup-License

4、file。許可文件設(shè)置進(jìn)入 Quartus II-Tools-項目（project ）Project內(nèi)容：All of the design files and other related files necessary for the successful compilation, simulation, and programming of a design一個設(shè)計為一個Project, 所有 Project的內(nèi)容包含在一個項目文件中。在設(shè)計開始時必須指定創(chuàng)建一個Project文件Quartus II的項目文件擴(kuò)展名為“.qar”項目（project ）Project內(nèi)容：主要輸入文件類型

5、（files type）Quartus II Project File設(shè)計輸入.qpfVHDL Design File.vhdVerilog Design File.vBlock Design File.bdfMemory Initialization File.mifSymbol File.symQuartus II Settings File指配.qsfwaveform files仿真.vwf主要輸入文件類型（files type）Quartus II主要輸出文件類型（files type）Programmer Object File編程文件.pofSRAM Object File配置文件

6、.sofPin-Out File引腳輸出文件（可用于核對硬件連接關(guān)系）.pin主要輸出文件類型（files type）ProgrammerQuartus II主菜單編譯仿真編程Quartus II主菜單編仿編File菜單File菜單Project菜單頂層設(shè)計文件設(shè)置電源估算文件生成將設(shè)計文件加入項目中Project菜單頂層設(shè)計文件設(shè)置電源估算文件生成將設(shè)計文件Assignments菜單器件和引腳指配編譯設(shè)置Assignments菜單器件和引腳指配編譯設(shè)置Processing菜單啟動編譯啟動仿真Processing菜單啟動編譯啟動仿真Tools菜單器件編程看RTL電路圖許可文件設(shè)置Tools菜單

7、器件編程看RTL電路圖許可文件設(shè)置設(shè)計輸入(design input)設(shè)計輸入步驟建立項目文件File-New Project Wizard 編寫設(shè)計文件代碼（或者畫出原理圖）File-New-Device Design Files- 將設(shè)計文件加入到項目文件中Project-Add/Remove File in Project VHDL設(shè)計輸入原理圖設(shè)計輸入設(shè)計輸入(design input)設(shè)計輸入步驟VHDL設(shè)計輸入文件名稱必須和ENTITY名一致VHDL設(shè)計輸入文件名稱原理圖設(shè)計輸入元件符號調(diào)入生成符號塊繪制節(jié)點連線繪制節(jié)點總線連接繪制導(dǎo)線工具粘連（移動）線段選中原理圖設(shè)計輸入元件符號

8、調(diào)入生成符號塊繪制節(jié)點連線繪制節(jié)點總線原理圖設(shè)計輸入：符號調(diào)入按下mouse右鍵原理圖設(shè)計輸入：符號調(diào)入按下mouse右鍵原理圖設(shè)計輸入：符號調(diào)入（續(xù)前）庫符號原理圖設(shè)計輸入：符號調(diào)入（續(xù)前）庫符號符號文件也可以是？VHDL代碼得到！如何將VHDL設(shè)計文件變成符號文件（.sym）?符號文件也可以是？VHDL代碼得到！將VHDL代碼生成符號文件（*.sym）將VHDL代碼生成符號文件（*.sym）一個例子一個例子器件與引腳指配(device & pin assignment) 通過對話窗指配Assignments - DeviceAssignments - Pins通過“*.qsf”文件指配“X

9、XX.qsf”是一個文本文件，包含了設(shè)計項目所有的配置信息，其中包括器件和引腳信息器件與引腳指配(device & pin assignme器件指配：Assignments - Device-器件指配：Assignments - Device-Device & Pin Options- GeneralDevice & Pin Options- GeneralJTAG User CodeSpecifies a hexadecimal number for the device selected for the current Compiler settings. The JTAG user co

10、de is an extension of the option register. This data can be read with the JTAG USERCODE instruction.If you turn on Auto usercode, this option is dimmed to indicate that it is not available.This option is available for all Altera devices supported by the QuartusII software except FLEX6000 devices.JTA

11、G User CodeSpecifies a hexDevice & Pin Options- Unused Pins未用引腳一般接地Device & Pin Options- Unused Device & Pin Options- ConfigurationDevice & Pin Options- Configu引腳指配：Assignments - Pins-引腳指配：Assignments - Pins-通過“*.qsf”文件指配# Pin & Location Assignments# =set_location_assignment PIN_1 -to a00set_locatio

12、n_assignment PIN_2 -to a04set_location_assignment PIN_3 -to a02通過“*.qsf”文件指配# Pin & Location 編譯和綜合(compilation and synthesis)如果 編碼設(shè)計 完成 如果 器件和引腳指配 完成那么我們 就可以 開始編譯了！請進(jìn)入：Processing -Complitaion 編譯和綜合(compilation and synthe看RTL圖如果編譯通過，那么 我們還可以看 VHDL代碼的RTL圖Tools- RTL Viewer 看RTL圖如果編譯通過，仿真(simulation)Qua

13、rtus II的simulation功能使得 FPGA代碼設(shè)計 和 PCB設(shè)計 同步 或者 超前 進(jìn)行.必須選擇 進(jìn)行那種類型？Function & Timing 如何啟動仿真：Processing-Start Simulation 仿真(simulation)Quartus II的simu仿真(simulation):步驟建立“.VWF”文件File-New-Other Files-Vector Waveform file 設(shè)置仿真的時間分辨率和仿真時長Edit-End TimeEdit-Grid Size選擇 仿真類型（Function & Timing）定義輸入波形啟動仿真：Proces

14、sing-Start Simulation 觀察仿真結(jié)果（輸出信號的波形）仿真(simulation):步驟建立“.VWF”文件選擇 仿真類型：Project-Setting-Simulator選擇 仿真類型：Project-Setting-Simu 定義輸入波形 定義輸入波編程與配置(program and configuration)設(shè)置編程硬件（編程電纜選擇）Tools-Programmer-Hardware Setup設(shè)置下載模式Tools-Programmer-Mode調(diào)入編程文件Tools-Programmer-Add File啟動編程Tools-Programmer-Start編

15、程與配置(program and configurati設(shè)置編程硬件（編程電纜選擇）Tools-Programmer-Hardware Setup設(shè)置編程硬件（編程電纜選擇）Tools-Program設(shè)置下載模式FPGA 配置EPCS1，EPCS4等編程EPC2,CPLD等編程設(shè)置下載模式FPGA 配置EPCS1，EPCS4等編程EP啟動編程啟動編程JTAG User CodeSpecifies a hexadecimal number for the device selected for the current Compiler settings. The JTAG user code is an extension of the option register. This data can be read with the JTAG USERCODE instruction.If you turn on Auto usercode,