數(shù)電時(shí)序邏輯電路練習(xí)題修改市公開課金獎(jiǎng)市賽課一等獎(jiǎng)?wù)n件

1、第 1 頁 數(shù) 字 電 子 技 術(shù) 自 測(cè) 練 習(xí) 第 6章 時(shí)序邏輯電路 單項(xiàng)選擇題 填空題第1頁第 2 頁 數(shù)字電子技術(shù) 第 5 章 時(shí)序邏輯電路 單項(xiàng)選擇題1、時(shí)序邏輯電路在結(jié)構(gòu)上 ( ) 。 A必須有組合邏輯電路 B 必須有存放電路必有存放電路和組合邏輯電路C D以上均正確分 析 提 示 依據(jù)時(shí)序邏輯電路任一時(shí)刻輸出信號(hào)，不但取決于該時(shí)刻輸入信號(hào)，還與輸入信號(hào)作用前電路所處狀態(tài)相關(guān)功效特點(diǎn)，在結(jié)構(gòu)上必須有存放電路記憶電路以前所處狀態(tài)。第2頁第 3 頁 數(shù)字電子技術(shù) 第 5 章 時(shí)序邏輯電路 單項(xiàng)選擇題2、同時(shí)時(shí)序邏輯電路和異步時(shí)序邏輯電路區(qū)分在于異步時(shí)序邏輯電路 ( ) 。 A沒有觸發(fā)

2、器 B沒有統(tǒng)一時(shí)鐘脈沖控制 沒有穩(wěn)定狀態(tài) C D輸出只與內(nèi)部狀態(tài)相關(guān) 分 析 提 示 異步時(shí)序邏輯電路在結(jié)構(gòu)上，各觸發(fā)器時(shí)鐘端不接到同一個(gè)時(shí)鐘信號(hào)上，沒有統(tǒng)一時(shí)鐘脈沖控制，狀態(tài)改變時(shí)不和時(shí)鐘脈沖同時(shí) 。第3頁第 4 頁 數(shù)字電子技術(shù) 第 5 章 時(shí)序邏輯電路 單項(xiàng)選擇題3、圖示各邏輯電路中，為一位二進(jìn)制計(jì)數(shù)器是 ( ) 。ABCD分 析 提 示 一位二進(jìn)制計(jì)數(shù)器狀態(tài)方程為 每作用1個(gè)時(shí)鐘CP 信號(hào)，狀態(tài)改變1次。按各電路連接方式，求出驅(qū)動(dòng)方程 并代入特征方程 。第4頁第 5 頁 數(shù)字電子技術(shù) 第 5 章 時(shí)序邏輯電路 單項(xiàng)選擇題4、從0開始計(jì)數(shù)N進(jìn)制增量計(jì)數(shù)器，最終一個(gè)計(jì)數(shù)狀態(tài)為 ( ) 。

3、N A N1 B N + 1 C 2 N D分 析 提 示 從0開始計(jì)數(shù)N進(jìn)制增量計(jì)數(shù)器，其計(jì)數(shù)狀態(tài)依次是0、1、2、 N1 ，共 N 個(gè)計(jì)數(shù)狀態(tài)。第5頁第 6 頁 數(shù)字電子技術(shù) 第 5 章 時(shí)序邏輯電路 單項(xiàng)選擇題5、由 n 個(gè)觸發(fā)器組成計(jì)數(shù)器，最多計(jì)數(shù)個(gè)數(shù)為 ( ) 。 n 個(gè) A n2 B 2n 個(gè) C 2n 個(gè) D分 析 提 示 每個(gè)觸發(fā)器 Q 端有 0、1 兩種可能狀態(tài)， n 個(gè)觸發(fā)器有 2n 種可能狀態(tài)，最多計(jì)數(shù)個(gè)數(shù)為 2n 個(gè) 。第6頁第 7 頁 數(shù)字電子技術(shù) 第 5 章 時(shí)序邏輯電路 單項(xiàng)選擇題6、若組成一個(gè)十二進(jìn)制計(jì)數(shù)器，所用觸發(fā)器最少 ( ) 。 12 個(gè) A 3 個(gè)B 4

4、 個(gè) C 6 個(gè)D分 析 提 示 進(jìn)制數(shù) N = 12，設(shè)觸發(fā)器個(gè)數(shù)為n，按 N 2n 關(guān)系計(jì)算n ，并取最小整數(shù)， n = 4。第7頁第 8 頁 數(shù)字電子技術(shù) 第 5 章 時(shí)序邏輯電路 單項(xiàng)選擇題7、4個(gè)觸發(fā)器組成8421BCD碼計(jì)數(shù)器，其無關(guān)狀態(tài)個(gè)數(shù)為( ) 。 6 個(gè) A 8 個(gè) B 10 個(gè) C不定D分 析 提 示 8421BCD碼計(jì)數(shù)器為十進(jìn)制計(jì)數(shù)器，有效狀態(tài)數(shù)為10個(gè)， 4個(gè)觸發(fā)器共有 24 = 16 個(gè)狀態(tài)，無效狀態(tài)數(shù) = 1610 = 6個(gè)。第8頁第 9 頁 數(shù)字電子技術(shù) 第 5 章 時(shí)序邏輯電路 單項(xiàng)選擇題8、以下計(jì)數(shù)器中，不存在無效狀態(tài)是 ( ) 。 二進(jìn)制計(jì)數(shù)器 A 十進(jìn)

5、制計(jì)數(shù)器 B 環(huán)形計(jì)數(shù)器 C 扭環(huán)形計(jì)數(shù)器 D分 析 提 示 n 個(gè)觸發(fā)器組成n 位二進(jìn)制計(jì)數(shù)器， 2n 個(gè)狀態(tài)全部為有效狀態(tài)，不存在無效狀態(tài)。第9頁第 10 頁 數(shù)字電子技術(shù) 第 5 章 時(shí)序邏輯電路 單項(xiàng)選擇題9、異步計(jì)數(shù)器如圖示，若觸發(fā)器當(dāng)前狀態(tài)Q3 Q2 Q1為110，則在時(shí)鐘作用下，計(jì)數(shù)器下一狀態(tài)為 ( ) 。A101B111C010D 000分 析 提 示 各觸發(fā)器狀態(tài)方程： ，i = 1, 2, 3 各觸發(fā)器時(shí)鐘條件： CP1 = CP, CP2 = Q1, CP3 = Q2 觸發(fā)器具備時(shí)鐘條件時(shí)按狀態(tài)方程改變狀態(tài)，不具備時(shí)鐘條件時(shí)狀態(tài)不變。各觸發(fā)器初始狀態(tài) ： CP1 ，使 ，

6、Q1 改變 為 0 1，出現(xiàn)上升沿， Q1 ，使 ，Q2 改變 為 1 0，出現(xiàn)下降沿， Q2 ，使 。第10頁第 11 頁 數(shù)字電子技術(shù) 第 5 章 時(shí)序邏輯電路 單項(xiàng)選擇題10、異步計(jì)數(shù)器如圖示，若觸發(fā)器當(dāng)前狀態(tài)Q3 Q2 Q1為011，則在時(shí)鐘作用下，計(jì)數(shù)器下一狀態(tài)為 ( ) 。A100B110C010D 000分 析 提 示 各觸發(fā)器狀態(tài)方程： ，i = 1, 2, 3 各觸發(fā)器時(shí)鐘條件： CP1 = CP, CP2 = Q1, CP3 = Q2 觸發(fā)器具備時(shí)鐘條件時(shí)按狀態(tài)方程改變狀態(tài)，不具備時(shí)鐘條件時(shí)狀態(tài)不變。各觸發(fā)器初始狀態(tài) ： CP1 ，使 ，Q1 改變 為 1 0，出現(xiàn)下降沿，

7、 Q1 ，使 ，Q2 改變 為 1 0，出現(xiàn)下降沿， Q2 ，使 。第11頁第 12 頁 數(shù)字電子技術(shù) 第 5 章 時(shí)序邏輯電路 單項(xiàng)選擇題11、由4位二進(jìn)制計(jì)數(shù)器74LS161組成任意進(jìn)制計(jì)數(shù)器電路如圖示，計(jì)數(shù)時(shí)最小狀態(tài)是 ( ) 。 0000 A 1111B 0110 C 0001 D分 析 提 示 圖示電路，組成任意進(jìn)制計(jì)數(shù)器所用方法為進(jìn)位輸出 C置于差數(shù)法 。計(jì)數(shù)范圍為： 預(yù)置數(shù)輸入端數(shù)值 0110 使進(jìn)位輸出 C 為1時(shí)狀態(tài)1111計(jì)數(shù)時(shí)最小狀態(tài)是0110 。第12頁第 13 頁 數(shù)字電子技術(shù) 第 5 章 時(shí)序邏輯電路 單項(xiàng)選擇題12、由4位二進(jìn)制計(jì)數(shù)器74LS161組成任意進(jìn)制計(jì)數(shù)

8、器電路如圖示，計(jì)數(shù)器有效狀態(tài)數(shù)為 ( ) 。 16 個(gè) A 8 個(gè)B 10 個(gè)C 12 個(gè) D分 析 提 示 圖示電路，組成任意進(jìn)制計(jì)數(shù)器所用方法為 復(fù)位 法 。計(jì)數(shù)范圍為： 預(yù)置數(shù)輸入端數(shù)值 0000 使 為0時(shí)狀態(tài)1001共10個(gè)有效狀態(tài)。第13頁第 14 頁 數(shù)字電子技術(shù) 第 5 章 時(shí)序邏輯電路 單項(xiàng)選擇題13、由4位二進(jìn)制計(jì)數(shù)器74LS161組成任意進(jìn)制計(jì)數(shù)器電路如圖示，計(jì)數(shù)器最大狀態(tài)是 ( ) 。 0000A 1111B 1001C 0001D分 析 提 示 圖示電路，組成任意進(jìn)制計(jì)數(shù)器所用方法為 復(fù)位 法 。計(jì)數(shù)范圍為： 預(yù)置數(shù)輸入端數(shù)值 0000 使 為0時(shí)狀態(tài)1001共10個(gè)

9、有效狀態(tài)，計(jì)數(shù)器最大狀態(tài)是1001。 第14頁第 15 頁 數(shù)字電子技術(shù) 第 5 章 時(shí)序邏輯電路 單項(xiàng)選擇題14、以下器件中，含有串行并行數(shù)據(jù)轉(zhuǎn)換功效是 ( ) 。 譯碼器 A 數(shù)據(jù)比較器 B 移位存放器 C 計(jì)數(shù)器 D分 析 提 示 移位存放器采取串行輸入、并行輸出工作方式，可實(shí)現(xiàn)串行并行數(shù)據(jù)轉(zhuǎn)換。第15頁第 16 頁 數(shù)字電子技術(shù) 第 5 章 時(shí)序邏輯電路 填空題1、時(shí)序邏輯電路在任一時(shí)刻穩(wěn)定輸出不但與當(dāng)初輸入相關(guān)，而且還與 相關(guān)。 參 考 答 案 輸入信號(hào)作用前電路所處狀態(tài)分 析 提 示 時(shí)序邏輯電路在結(jié)構(gòu)上，有存放電路記憶電路以前所處狀態(tài)，從而使任一時(shí)刻輸出信號(hào)，不但取決于該時(shí)刻輸入

10、信號(hào)，還與輸入信號(hào)作用前電路所處狀態(tài)相關(guān)。第16頁第 17 頁 數(shù)字電子技術(shù) 第 5 章 時(shí)序邏輯電路 填空題2、時(shí)序邏輯電路在結(jié)構(gòu)上有兩個(gè)特點(diǎn)：其一是包含由觸發(fā)器等組成 電路，其二是內(nèi)部存在 通路。 參 考 答 案存放 反饋 分 析 提 示 時(shí)序邏輯電路用觸發(fā)器等存放電路記憶電路以前所處狀態(tài)；時(shí)序邏輯電路內(nèi)部反饋將電路輸出狀態(tài)反饋到組合邏輯電路輸入端，與輸入信號(hào)一起共同決定組合邏輯電路輸出。第17頁第 18 頁 數(shù)字電子技術(shù) 第 5 章 時(shí)序邏輯電路 填空題3、時(shí)序邏輯電路 “現(xiàn)態(tài)” 反應(yīng)是 時(shí)刻電路狀態(tài)改變結(jié)果，而 “次態(tài)” 則反應(yīng)是 時(shí)刻電路狀態(tài)改變結(jié)果。 參 考 答 案以前 當(dāng)前分 析

11、 提 示 當(dāng)前輸入信號(hào) 作用后，時(shí)序邏輯電路狀態(tài)改變結(jié)果為新狀態(tài) ，稱為“次態(tài)” ；當(dāng)前輸入信號(hào) 作用前，時(shí)序邏輯電路所處狀態(tài) ，稱為“現(xiàn)態(tài)” ，它是以前時(shí)刻輸入信號(hào)作用后電路狀態(tài)改變結(jié)果。第18頁第 19 頁 數(shù)字電子技術(shù) 第 5 章 時(shí)序邏輯電路 填空題4、時(shí)序邏輯電路按其不一樣狀態(tài)改變方式，可分為 時(shí)序邏輯電路和 時(shí)序邏輯電路兩種。前者設(shè)置統(tǒng)一時(shí)鐘脈沖，后者不設(shè)置統(tǒng)一時(shí)鐘脈沖。 參 考 答 案同時(shí) 異步分 析 提 示 同時(shí)時(shí)序邏輯電路在結(jié)構(gòu)上，各觸發(fā)器時(shí)鐘端接到同一個(gè)時(shí)鐘信號(hào)上，有統(tǒng)一時(shí)鐘脈沖控制，狀態(tài)改變時(shí)和時(shí)鐘脈沖同時(shí) 。 異步時(shí)序邏輯電路在結(jié)構(gòu)上，各觸發(fā)器時(shí)鐘端不接到同一個(gè)時(shí)鐘信號(hào)

12、上，沒有統(tǒng)一時(shí)鐘脈沖控制，狀態(tài)改變時(shí)不和時(shí)鐘脈沖同時(shí) 。第19頁第 20 頁 數(shù)字電子技術(shù) 第 5 章 時(shí)序邏輯電路 填空題5、時(shí)序邏輯電路輸出不但是當(dāng)前輸入函數(shù)，同時(shí)也是當(dāng)前狀態(tài)函數(shù)，這類時(shí)序邏輯電路稱為 型時(shí)序邏輯電路； 時(shí)序邏輯電路輸出僅是當(dāng)前狀態(tài)函數(shù)， 而與當(dāng)前輸入無關(guān)， 或者不存在獨(dú)立設(shè)置輸出， 而以電路狀態(tài)直接作為輸出， 這類時(shí)序邏輯電路稱為 型時(shí)序邏輯電路。 參 考 答 案 Mealy Moore 分 析 提 示 Mealy 型時(shí)序邏輯電路，輸出信號(hào)不但取決于前輸入函數(shù)，同時(shí)還是當(dāng)前狀態(tài)函數(shù)。 Moore型時(shí)序邏輯電路，輸出信號(hào)僅是當(dāng)前狀態(tài)函數(shù)。 第20頁第 21 頁 數(shù)字電子技

13、術(shù) 第 5 章 時(shí)序邏輯電路 填空題6、依據(jù)觸發(fā)器時(shí)鐘脈沖作用方式不一樣，計(jì)數(shù)器有 計(jì)數(shù)器和 計(jì)數(shù)器之分。前者全部觸發(fā)器在同一個(gè)時(shí)鐘脈沖作用下同時(shí)翻轉(zhuǎn)，后者觸發(fā)器狀態(tài)翻轉(zhuǎn)并不按統(tǒng)一時(shí)鐘脈沖同時(shí)進(jìn)行。 參 考 答 案同時(shí) 異步分 析 提 示 同時(shí)計(jì)數(shù)器在結(jié)構(gòu)上，各觸發(fā)器時(shí)鐘端接到同一個(gè)時(shí)鐘信號(hào)上，有統(tǒng)一時(shí)鐘脈沖控制，狀態(tài)改變時(shí)和時(shí)鐘脈沖同時(shí) 。 異步計(jì)數(shù)器在結(jié)構(gòu)上，各觸發(fā)器時(shí)鐘端不接到同一個(gè)時(shí)鐘信號(hào)上，沒有統(tǒng)一時(shí)鐘脈沖控制，狀態(tài)改變時(shí)不和時(shí)鐘脈沖同時(shí) 。第21頁第 22 頁 數(shù)字電子技術(shù) 第 5 章 時(shí)序邏輯電路 填空題7、依據(jù)計(jì)數(shù)過程中，數(shù)字增、減規(guī)律不一樣，計(jì)數(shù)器可分為計(jì)數(shù)器、 計(jì)數(shù)器和可逆

14、計(jì)數(shù)器三種類型。 參 考 答 案加法 減法 分 析 提 示 加法計(jì)數(shù)器：在時(shí)鐘脈沖CP作用下，計(jì)數(shù)器遞增規(guī)律計(jì)數(shù)。 減法計(jì)數(shù)器：在時(shí)鐘脈沖CP作用下，計(jì)數(shù)器遞減規(guī)律計(jì)數(shù)。 可逆計(jì)數(shù)器：在時(shí)鐘脈沖CP作用下，計(jì)數(shù)器可遞減規(guī)律計(jì)數(shù)、可遞減規(guī)律計(jì)數(shù)。第22頁第 23 頁 數(shù)字電子技術(shù) 第 5 章 時(shí)序邏輯電路 填空題8、計(jì)數(shù)器工作時(shí)，對(duì) 出現(xiàn)個(gè)數(shù)進(jìn)行計(jì)數(shù)。 參 考 答 案時(shí)鐘脈沖CP分 析 提 示 計(jì)數(shù)器，在時(shí)鐘脈沖CP作用下進(jìn)行狀態(tài)轉(zhuǎn)換，并用不一樣狀態(tài)反應(yīng)時(shí)鐘脈沖CP出現(xiàn)個(gè)數(shù)。 第23頁第 24 頁 數(shù)字電子技術(shù) 第 5 章 時(shí)序邏輯電路 填空題9、組成一個(gè)2n 進(jìn)制計(jì)數(shù)器，共需要 個(gè)觸發(fā)器。 參 考 答 案