zedboard上的點(diǎn)燈簽名實(shí)驗(yàn)2創(chuàng)建自定義_第1頁(yè)
全文預(yù)覽已結(jié)束

下載本文檔

版權(quán)說(shuō)明：本文檔由用戶(hù)提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡(jiǎn)介

1、如果想使用 Xilinx 組件從頭開(kāi)始創(chuàng)如果想使用 Xilinx 組件從頭開(kāi)始創(chuàng) HYPERLINK http:/w/ ZedBoard_Linux_Design.zip, 命令 /hw/xps_proj/system.xmp ,XPS, system.xmp. 這時(shí)看到的系統(tǒng)就是 ZedBoardGPIO 8Zynq選項(xiàng)卡上的I/O Peripherals,GPIO+ EMIO60改為 528 個(gè)LED GPIO 上剝離。IPHardware-CreateandImport, nexterface, , Verilog.inVeriloginsteadofVHDL. -next, Finis

2、h。IP創(chuàng)建完成后會(huì)在左側(cè)的IPCatalog-ProjectlocalPCoreIPMYLED myled_0, 點(diǎn)右鍵-BrowseHDL的myled.vhd, (LED : out std_logic_vector(7 downto 0), 然后把寄存器 slv_reg0 接到這個(gè)Port上（ LED ViewMPD, , myled_0, 單擊右鍵-ViewMPD, 70 , 保存。然后-project-RescanUseritories，在選項(xiàng)卡Ports -myled_0-LED, LED到ExternalPorts myled_0_LED_pin, GraphicalDesignView 中找到 到On-board UCF和 GPIOmyled_0_LED_pin7, GPIOGPIO-是不存在的。修改完成，保存后先點(diǎn)擊一下Run DRCs, 檢查一下有沒(méi)有錯(cuò)誤，確認(rèn)無(wú)誤 個(gè)小時(shí)，需要耐心等待。完成后，點(diǎn)擊ExportDe

溫馨提示

  • 1. 本站所有資源如無(wú)特殊說(shuō)明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶(hù)所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽，若沒(méi)有圖紙預(yù)覽就沒(méi)有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫(kù)網(wǎng)僅提供信息存儲(chǔ)空間，僅對(duì)用戶(hù)上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理，對(duì)用戶(hù)上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請(qǐng)與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶(hù)因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。

最新文檔

評(píng)論

0/150

提交評(píng)論