中文課件第5章算術(shù)邏輯單元

1、計算機組成原理第5章 算術(shù)邏輯單元第5章 算術(shù)邏輯單元5.1 馮諾依曼計算機模型模型5.2 并行快速加法器5.3 一個商售ALU芯片設(shè)計的分析5.1 馮諾依曼計算機模型模型現(xiàn)今使用中的大多數(shù)計算機系統(tǒng)都是在馮諾依曼計算機模型上構(gòu)造的。該模型于1946年由馮諾依曼提出。計算機被看作是一個存儲程序計算機。一道程序是一個指令序列，其中每一條指令執(zhí)行一個基本操作。執(zhí)行前，程序和將要由它加工的數(shù)據(jù)一起存放到存儲器中。在程序執(zhí)行中，它的指令一條一條地從存儲器讀出，送到處理單元中去。處理單元譯碼、取數(shù)，執(zhí)行，并寫回結(jié)果。因此馮諾依曼機型典型組成包含：存儲器，CPU，I/O5.1 馮諾依曼計算機模型模型控制器

2、寄存器ALU中央處理器主存儲器輸入輸出外總線存儲程序計算機的基本組織5.2 并行快速加法器算術(shù)邏輯單元（ALU）是CPU的心臟。通常ALU有一個二進制加法器。ALU的性能主要取決于它的加法器所以要設(shè)計一個快速加法器來解決行波進位加法器速度慢的問題。5.2 并行快速加法器全加器設(shè)計(加法器是計算機基本運算部件之一)不考慮進位輸入時，兩數(shù)碼Xn，Yn相加稱為半加器。由真值表寫出半加和Hn的表達式如下：Hn=Xn Yn + XnYn=XnYn圖(b)是它的邏輯圖。半加器可用反相門及與或非門來實現(xiàn)，也可用異或門來實現(xiàn)。5.2 并行快速加法器全加器設(shè)計若考慮低位進位輸入Cn-1相加，則稱為全加器。圖(a

3、)是其功能表。全加和Fn和進位輸出Cn的表示式分別為：FnXnYnCn-1+ XnYnCn-1 + XnYnCn-1+ XnYnCn-1Cn XnYnCn-1+ XnYnCn-1 + XnYnCn-1+ XnYnCn-15.2 并行快速加法器全加器設(shè)計圖(b)是其邏輯圖。FnXnYnCn-1+ XnYnCn-1 + XnYnCn-1+ XnYnCn-1Cn XnYnCn-1+ XnYnCn-1 + XnYnCn-1+ XnYnCn-1全加器還可用兩個半加器來形成。Fn是Xn、Yn相加再和Cn-1相加的結(jié)果其表達式為：Fn=XnYnCn-15.2 并行快速加法器全加器設(shè)計將n個全加器相連可得n位

4、加法器，但其加法時間較長。這是因為其位間進位是串行傳送的，本位全加和Fi必須等低位進位Ci-1來到后才能進行，加法時間與位數(shù)有關(guān)。簡單串行級聯(lián)的4位全加器，又稱為行波進位加法器5.2 并行快速加法器全加器設(shè)計怎樣才能提高加法器的工作速度？只有通過改變進位逐位傳送的路徑來解決。解決辦法之一是采用“超前進位產(chǎn)生電路”來同時形成各位進位，從而實現(xiàn)快速加法。我們稱這種加法器為超前進位加法器。超前進位產(chǎn)生電路是根據(jù)各位進位的形成條件來實現(xiàn)的。只要滿足下述兩條件中任一個，就可形成C1：(1)X1，Y1均為“1”；(2)X1，Y1任一個為“1”，且進位C0為“1”。由此，可寫得C1的表達式為：C1=X1Y1

5、+(X1+Y1)C05.2 并行快速加法器全加器設(shè)計只要滿足下述條件中任一個即可形成C2：(1)X2，Y2均為“1”；(2)X2，Y2任一為“1”，且X1，Y1均為“1”；(3)X2，Y2任一為“1”，同時X1，Y1任一為“1”，且C0為“1”。由此可得C2表達式為：C2=X2Y2+(X2+Y2)X1Y1+(X2+Y2)(X1+Y1)C0同理，可有C3，C4表達式如下： C3=X3Y3+(X3+Y3)X2Y2+(X3+Y3)(X2+Y2)X1Y1+(X3+Y3)(X2+Y2)(X1+Y1)C0 C4=X4Y4+(X4+Y4)X3Y3+(X4+Y4)(X3+Y3)X2Y2+(X4+Y4)(X3+

6、Y3)(X2+Y2)X1Y1 +(X4+Y4)(X3+Y3)(X2+Y2)(X1+Y1)C05.2 并行快速加法器全加器設(shè)計下面我們引入進位傳遞函數(shù)Pi和進位產(chǎn)生函數(shù)Gi的概念。它們的定義為：Gi=XiYi稱為進位產(chǎn)生函數(shù)Pi=Xi+Yi稱為進位傳遞函數(shù)G1的意義是：當X1，Y1均為“1”時，不管有無進位輸入，定會產(chǎn)生向高位的進位。 P1的意義是：當X1，Y1中有一個為“1”時，若有進位輸入，則本位向高位傳送進位，這個進位可看成是低位進位越過本位直接向高位傳遞的。5.2 并行快速加法器全加器設(shè)計將P1、G1代入C1C4式，便可得：C1=G1+P1C0 （低位）C2=G2+P2G1+P2P1C0

7、C3=G3+P3G2+P3P2G1+P3P2P1C0C4=G4+P4G3+P4P3G2+P4P3P2G1+P4P3P2P1C0由圖2.6(a)可知，當全加器的輸入均取反碼時，它的輸出也均取反碼。據(jù)此，可把它們以“與非”、“或非”、“與或非”形式改寫成如下形式：C1=P1+G1C0C2=P2+G2P1+G2G1C0C3=P3+G3 G2+ G3G2P1+G3G2G1C0C4=P4+G4P3+G4G3P2+G4G3G2P1+ G4G3G2G1C05.2 并行快速加法器四位超前進位加法器5.3 一個商售ALU芯片設(shè)計的分析算術(shù)邏輯單元（ALU）ALU是一種功能較強的組合邏輯電路。它能進行多種算術(shù)運算

8、和邏輯運算。ALU的基本邏輯結(jié)構(gòu)是超前進位加法器，它通過改變加法器的進位產(chǎn)生函數(shù)G和進位傳遞函數(shù)P來獲得多種運算能力。下面通過介紹SN74181型四位ALU中規(guī)模集成電路來介紹ALU的原理。5.3 一個商售ALU芯片設(shè)計的分析算術(shù)邏輯單元（ALU）四位ALU邏輯圖及功能表S3S2S1S0正 邏 輯M=H邏輯運算M=L 算術(shù)運算Cn=1Cn=0LLLLAAA加1LLLHA+BA+B(A+B)加1LLHLABA+B(A+B)加1LLHH“0”減1“0”LHLLABA加(AB)A加(AB)加1LHLHB(AB)加(A+B)(AB)加(A+B)加1LHHLABA減B減1A減BLHHHAB(AB)減1A

9、5.3 一個商售ALU芯片設(shè)計的分析算術(shù)邏輯單元（ALU）四位ALU邏輯圖及功能表S3S2S1S0正 邏 輯M=H邏輯運算M=L 算術(shù)運算 Cn=1Cn=0HLLLA+BA加(AB)A加(AB)加1HLLHA BA加BA加B加1HLHLB(AB)加(A+B)(AB)加(A+B)加1HLHHAB(AB)減1ABHHLL“1”A加AA加A加1HHLHA+BA加(A+B)A加(A+B)加1HHHLA+BA加(A+B)A加(A+B)加1HHHHAA減1A1111000000000000000000G0 = A0+B0 = A0 B0 P0 = A0 B0 = A0+B0G0P0 = G0P0 + G0

10、P0 = (A0+B0)(A0+B0) + (A0 B0)(A0B0) = 0+A0B0 + A0B0 + 0+0 = A0B000000000A0B0 C0A1B1 C15.3 一個商售ALU芯片設(shè)計的分析算術(shù)邏輯單元（ALU）74181引腳方框圖5.3 一個商售ALU芯片設(shè)計的分析算術(shù)邏輯單元（ALU）用4片74181電路可組成16位ALU(圖2.10)。其中片內(nèi)進位是快速的，但片間進位是逐片傳遞的，因此形成F0F15的時間還是比較長。用4片ALU構(gòu)成的16位ALU5.3 一個商售ALU芯片設(shè)計的分析算術(shù)邏輯單元（ALU）如果把16位ALU中的每四位作為一組，用類似四位超前進位加法器“位間

11、快速進位”的形成方法來實現(xiàn)16位ALU(由四片ALU組成)中的“組間快速進位”，那么就能得到16位快速ALU。推導過程如下：5.3 一個商售ALU芯片設(shè)計的分析算術(shù)邏輯單元（ALU）和前面講過的一位的進位產(chǎn)生函數(shù)Gi的定義相似， 74181的進位產(chǎn)生函數(shù)G為“1”的條件有以下四個中的任一個：(1) X3，Y3均為“1”，即G3=1；(2) X3，Y3中有一個為“1”，同時X2，Y2均為“1”，即P3G2=1；(3) X3，Y3中有一個為“1”，同時X2，Y2中有一個為“1”， 同時X1，Y1均為“1”，即P3P2G1=1；(4) X3，Y3中有一個為“1”，同時X2，Y2中有一個為“1”， 同

12、時X1，Y1中有一個為“1”，同時X0，Y0均為“1”，即P3P2P1G0=1。依此，可得GN的表達式為：G=G3+P3G2+P3P2G1+P3P2P1G05.3 一個商售ALU芯片設(shè)計的分析算術(shù)邏輯單元（ALU）74181的組進位傳遞函數(shù)P為“1”的條件為：X3，Y3中有一個為“1”，同時X2，Y2中有一個為“1”，同時X1，Y1中有一個為“1”，同時X0，Y0中有一個為“1”。依此，可得PN的表達式為：P=P3P2P1P05.3 一個商售ALU芯片設(shè)計的分析把第0片ALU向第片、第片向第片、第片向第片傳送的進位分別命名為Cn1、Cn2、Cn3(即C3 C7 C11)，根據(jù)前面的推導可將式中

13、的G1,G2, G3和P1 P2, P3分別換為 GN0, GN1, GN2和PN0, PN1, PN2,把C0換以Cn,即可得Cn+X 、 Cn+Y 、 Cn+Z 的表示式如下：Cn1 = GN0+PN0Cn = GN0+ PN0Cn = GN0PN0+GN0CnCn2 = GN1+PN1GN0+PN1PN0Cn = GN1+PN1GN0+PN1PN0Cn = GN1PN1+ GN1GN0PN0 +GN1GN0CnCn3 = GN2+PN2 GN1+ PN2 PN1GN0+ PN2 PN1PN0Cn = GN2+PN2 GN1+ PN2 PN1GN0+ PN2 PN1PN0Cn = GN2P

14、N2 + GN1GN0PN1+GN2GN1GN0PN0 +GN2GN1GN0Cn5.3 一個商售ALU芯片設(shè)計的分析算術(shù)邏輯單元（ALU）只要74181型ALU能提供輸出GN，PN，那么就可用與或非門和四片ALU相連，實現(xiàn)16位快速ALU。實現(xiàn)Cn1、Cn2、Cn3式的邏輯電路就成為超前進位擴展器（74182芯片）74182 G3P3 G2P2 G1P1 G0P0 G P C3 C2 C1C05.3 一個商售ALU芯片設(shè)計的分析算術(shù)邏輯單元（ALU）快速16位ALU74181A15A12B15B127418274181A11A8B11B874181A7A4B7B474181A3A0B3B0C0F3F0G4 P4 C3 G3 P3 C2 G2 P2 C1 G1 P1F7F4F11F8F15F12G PC05.3 一個商售ALU芯片設(shè)計的分析算術(shù)