如何提高設計能力以及應對研發(fā)挑戰(zhàn)

1、如何提高高設計能能力以及及應對研研發(fā)挑戰(zhàn)戰(zhàn)在具體體設計過過程中，EMII/EMMC、低低噪聲設設計、RRF設計計、信號號處理、電源管管理等仍仍是困擾擾最多工工程師的的最主要要技術挑挑戰(zhàn)；在在項目層層面的挑挑戰(zhàn)方面面，成成本制約約高居居榜首，并且比比例有所所提高，缺乏乏先進的的測試和和測量儀儀器今今年躍居居第二，緊跟其其后的對相關關標準不不理解與缺缺乏最新新器件的的信息比例相相當(見見表2)。本刊刊特別邀邀請一些些具有深深厚技術術背景的的業(yè)界資資深專家家，來分分享他們們對提高高設計能能力以及及應對各各種挑戰(zhàn)戰(zhàn)的獨到到見解。這些專專家分別別來自測測試設備備廠商、領先半半導體和和相關技技術供應應商以

2、及及本地同同處研發(fā)發(fā)一線的的系統(tǒng)廠廠商，可可以說頗頗具權威威性和代代表性。 我們們可以看看到RFF設計的的一個發(fā)發(fā)展趨勢勢就是越越來越多多的部分分會通過過數字電電路來實實現，這這就需要要精通數數字和射射頻微波波的綜合合型人才才；另一一方面，研發(fā)的的手段也也需要更更新，包包括仿真真工具和和測試驗驗證手段段，這往往往要結結合工程程師的多多年經驗驗才能充充分發(fā)揮揮其功效效，因為為任何一一個細微微的變化化都可能能引起設設計質量量的改變變，比如如對于設設計驗證證，我們們可能會會使用探探頭連接接方式來來測試，任何探探頭都會會對被測測對象帶帶來負載載效應，若能得得到探頭頭及其連連接附件件的仿真真模型(如SP

3、PICEEmoodell)，則則可以仿仿真其負負載效應應。 對對于低噪噪聲電路路設計的的驗證，我們要要清楚測測試設備備本身的的噪聲是是多大。無線通通信設備備的調制制和解調調部分可可能完全全用數字字部分實實現，手手邊的邏邏輯分析析儀等工工具是否否支持星星座圖測測試、EEVM測測試就變變得很關關鍵；而而對于FFPGAA設計，能否驗驗證其內內部節(jié)點點和外圍圍電路之之間的實實時互動動關系是是很重要要，選擇擇適當的的FPGGA和測測試設備備支持iinsiightt調試變變得相對對重要。 高速速電路設設計的測測試和驗驗證很困困難，許許多芯片片封裝是是BGAA的形式式，無法法探測到到一些關關鍵信號號，同時時

4、對于一一些高速速信號，標準上上的定義義往往是是針對芯芯片管腳腳，而您您能接觸觸到的測測試點往往往是距距管腳有有一段距距離，其其間可能能會有電電容或一一段傳輸輸線，如如何能得得到無法法直接觸觸及的點點的波形形非常關關鍵；還還有一種種情況，在芯片片管腳處處測得的的信號眼眼圖是閉閉合的，但實際際上，電電路系統(tǒng)統(tǒng)運行正正常，這這可能是是因為在在芯片內內部會對對信號進進行專門門的DSSP處理理，處理理以后的的眼圖是是完全張張開的，只是由由于這一一部分完完全用數數學的方方法實現現，設計計者無法法直接探探測而已已，如何何解決這這類問題題呢，工工程師可可以結合合仿真軟軟件和測測量工具具，將建建模、仿仿真分析析

5、、實際際量測融融為一體體，根據據實際測測量點得得波形推推斷其它它點的波波形，或或推斷經經過某種種特殊數數學處理理之后的的波形。 很多多情況下下，我們們受到經經費的限限制，無無法得到到很高級級的儀器器，但這這并不意意味著無無法提升升研發(fā)水水平，因因此要充充分發(fā)揮揮現有資資源的優(yōu)優(yōu)勢。例例如，若若您從事事寬帶通通信系統(tǒng)統(tǒng)(如信信號帶寬寬超過880MHHz)的的研發(fā)，可能不不必擔心心沒有一一臺動態(tài)態(tài)范圍很很高的儀儀器，因因為寬帶帶信號本本身的動動態(tài)范圍圍可能就就不高，也許一一臺矢量量示波器器就完全全勝任這這一測量量任務。 安捷捷倫試圖圖從兩個個角度來來幫助工工程師提提高的研研發(fā)水平平。首先先，我們們

6、最近大大大加強強了仿真真軟件對對信號完完整性和和EMII/EMMC分析析的功能能，更重重要的是是，該仿仿真軟件件可以和和安捷倫倫的示波波器、邏邏輯分析析儀、頻頻譜分析析儀、射射頻信號號源等測測量工具具合在一一起使用用，構成成一個閉閉環(huán)的半半實物仿仿真測試試驗證測測試環(huán)境境。其次次，安捷捷倫力圖圖讓簡單單的儀器器能夠完完成復雜雜的測量量驗證功功能，比比如其混混合信號號示波器器只是在在普通示示波器的的基礎上上集成了了額外的的16個個邏輯通通道，成成本遠比比邏輯分分析儀加加上示波波器的方方案低許許多。另另外，使使普通的的示波器器和邏輯輯分析儀儀可以支支持矢量量信號的的解調或或解碼分分析，這這無疑可可

7、以節(jié)約約大量的的專用設設備測試試費用。 坦白白地說，我很驚驚訝地看看到EMMI/EEMC、低噪聲聲以及RRF設計計成為中中國設計計者面臨臨的最主主要挑戰(zhàn)戰(zhàn)。這也也反映出出中國的的設計水水平上了了一個臺臺階，顯顯示他們們已經跨跨越邏輯輯設計階階段，正正處于質質量設計計階段。 以EEMI/EMCC設計為為例，只只有好的的系統(tǒng)/印刷電電路板EEMC設設計是不不夠的。為了在在芯片級級獲得好好的EMMI/EEMC性性能，必必須在芯芯片設計計規(guī)劃階階段就要要予以考考慮。諸諸如片上上電源布布線、總總線電容容、電源源柵格電電容以及及外部耦耦合電容容等都要要仔細考考慮。在在芯片設設計結束束之前必必須對EEMC容

8、容差進行行深入的的計算和和分析。 在我我看來，最大的的項目級級挑戰(zhàn)就就是缺乏乏有經驗驗的、熟熟知整個個開發(fā)流流程的項項目管理理者。當當然每個個項目都都面臨成成本限制制，由于于中國的的運營成成本較低低，我們們應該能能夠實現現較低的的成本。然而，獲得一一個經驗驗豐富的的項目經經理似乎乎比如何何管理成成本更難難。 英英飛凌正正致力于于將最新新的技術術帶到中中國，我我們也為為中國帶帶來了很很多有挑挑戰(zhàn)的新新項目。通過實實際的項項目，工工程師將將能提高高研發(fā)的的水平，僅從理理論課程程/培訓訓是不可可能獲得得這種提提高的。所以我我的建議議是多動動手、多多實踐，你將獲獲益匪淺淺。 中國的的確擁有有能干的的研

9、發(fā)工工程師，工程師師、大學學和研發(fā)發(fā)團隊的的素質不不斷提高高，研發(fā)發(fā)能力不不斷進步步，相比比其他發(fā)發(fā)達國家家，研發(fā)發(fā)的創(chuàng)新新以及研研發(fā)成果果轉化為為商業(yè)產產品的能能力必須須進一步步增強，以幫助助提高投投資回報報。 對對于如何何應對RRF設計計挑戰(zhàn)，我認為為經驗不不是一夜夜之間得得來的，考慮到到上市時時間和遵遵守標準準要求，工程師師和制造造商應該該評估和和充分利利用某些些供應商商提供的的經過驗驗證的參參考設計計。 為為了設計計一個具具有成本本效益的的系統(tǒng)，需要瞄瞄準未來來2-33年的趨趨勢盡早早對系統(tǒng)統(tǒng)的要求求進行清清晰的定定義。開開發(fā)者需需要預先先制定好好清晰的的策略和和發(fā)展藍藍圖，而而不是臨

10、臨時來選選擇恰好好滿足要要求的特特殊解決決方案。對于大大公司，他們應應該培養(yǎng)養(yǎng)與少數數頂尖制制造商的的長期合合作關系系，然后后一同進進行系統(tǒng)統(tǒng)的定義義。這樣樣，他們們就能規(guī)規(guī)避那些些最終會會拖慢產產出和上上市時間間的一系系列問題題。 供供應商們們越來越越多地提提供完整整平臺解解決方案案，而不不只是某某一點上上的元器器件方案案，這為為具有研研發(fā)能力力的公司司帶來高高價值。這些供供應商能能夠幫助助中國工工程師理理解完整整系統(tǒng)中中的問題題，與后后者一起起定義適適合特定定領域或或客戶需需求的下下一代方方案，并并實現產產品的差差異化。 對于于高性能能電子設設計，諸諸如電信信應用，電源管管理和信信號完整整

11、性目前前是兩項項重要的的技術挑挑戰(zhàn)。在在電源管管理方面面，設計計者需要要同時降降低靜態(tài)態(tài)功耗和和動態(tài)功功耗以在在功率預預算內實實現更好好的性能能。例如如，我們們的客戶戶借助XXiliinx特特有的可可減少漏漏電流而而不影響響性能的的90nnm三柵柵極氧化化層(ttrippleoxiide)技術來來降低靜靜態(tài)功耗耗。900nm工工藝使晶晶體管尺尺寸更小小，柵極極電容就就減少了了，加上上使用高高性能、低功耗耗的嵌入入式硬IIP內核核，設計計者還可可以降低低動態(tài)功功耗。 至于信信號完整整性，設設計應該該使串擾擾最小化化以增強強高速應應用的系系統(tǒng)性能能，包括括普遍使使用的存存儲器接接口。我我們的客客戶

12、通過過整合最最新的SSparrseCCherrvonn輸出管管腳位圖圖來減少少串擾，這種位位圖將地地和電源源管腳布布置成靠靠近每個個信號管管腳。封封裝內耦耦合電容容方案和和連續(xù)的的電源/地線面面也可有有助于減減少電子子設計中中的串擾擾。 幾幾乎每一一位電子子設計者者都會遇遇到增加加系統(tǒng)級級性能、降低整整體成本本和更快快速面市市這三大大挑戰(zhàn)。在我看看來，電電子設計計者的最最好機會會是使用用可編程程技術來來解決上上述挑戰(zhàn)戰(zhàn)。如今今平臺FFPGAA集成了了4種主主要的IIC技術術-邏輯輯、串行行連接、DSPP和嵌入入式處理理，這使使得設計計者能夠夠開發(fā)可可編程的的系統(tǒng)級級設計。另外，相比AASICC

13、方案，電子設設備制造造商可通通過使用用FPGGA來顯顯著降低低R&DD項目的的風險。 我認認為中國國研發(fā)社社群最優(yōu)優(yōu)先應該該做的事事情就是是迅速學學習最新新IC技技術和設設計方法法學，以以便創(chuàng)建建面向本本地市場場和出口口業(yè)務的的創(chuàng)新產產品。 半導體體供應商商應該通通過技術術演示、培訓中中心和商商展以及及研討會會、網站站指南文文章加速速對本地地設計工工程師的的知識轉轉移過程程，同時時必須提提供易用用的設計計工具、IP內內核、參參考設計計以及開開發(fā)套件件。另外外，元器器件公司司可以與與本地客客戶和大大學形成成合作伙伙伴關系系、建立立聯合實實驗室，以提升升后者的的R&DD水平和和為中國國市場開開發(fā)新

14、的的應用。 項目的的時間進進度是研研發(fā)人員員的重要要挑戰(zhàn)。由于中中國企業(yè)業(yè)普遍希希望將產產品的研研發(fā)周期期縮短，使得產產品的質質量難以以保證，而且產產品的功功能也會會受到影影響。這這對設計計工程師師造成很很大的困困難，容容易造成成項目的的失敗。 設計計經驗也也是挑戰(zhàn)戰(zhàn)。中國國的工程程師普遍遍年輕化化，對產產品的理理解比較較淺，而而且喜歡歡不停地地更換項項目，不不把一個個項目做做精，實實際上對對個人的的發(fā)展是是不利的的。一個個項目做做不到22年，實實際上并并沒有完完全理解解這個項項目，沒沒有理解解設計的的精粹，感覺都都懂了，實際上上是一知知半解。 提高高設計能能力的途途徑： (1)解剖成成功的產

15、產品，學學習先進進的設計計理念。先進的的設計理理念是工工程師成成功的關關鍵，多多看多琢琢磨是最最好的學學習途徑徑，一流流的工程程師，需需要具備備一流的的設計理理念； (2)要有人人跟蹤最最新的標標準動態(tài)態(tài)，掌握握技術發(fā)發(fā)展動態(tài)態(tài)，提前前做好技技術的儲儲備工作作，減少少產品研研發(fā)的周周期； (3)要在思思想上提提高樹立立做精品品的理念念。設計計一個成成功的產產品首先先要有做做精品的的意識，才可能能做出最最好的產產品。 間接參參數設計計和驗證證是許多多中國設設計工程程師的共共同障礙礙，這通通常被稱稱為是缺乏經經驗或或布板板問題。這種種問題包包括：啟啟動設計計、容差差和異常常狀態(tài)或或輸入的的恢復設設

16、計、連連線的傳傳輸建模模和EMMI。在在很多情情況下，過分依依賴和指指望仿真真工具會會使簡單單的問題題復雜化化，而在在設計初初期參考考許多物物理過程程基礎理理論、配配合工具具驗證可可以快速速有效地地改進設設計。 在實踐踐中，快快速響應應、大電電流電源源帶來的的問題多多數與布布板過程程中粗心心的元件件布局以以及相關關的布線線有關。信號鏈鏈中的鉗鉗位和功功率水平平規(guī)劃是是RF設設計中的的一個普普遍問題題，而這這些問題題最終可可能導致致誤碼率率提高或或功耗增增加。理理解其物物理機制制以及信信號的表表現方式式是成功功設計一一個電路路的良好好開端。 應對對成本本制約挑戰(zhàn)實實際上是是一個在在削減支支出和保

17、保證可實實現性之之間的折折衷優(yōu)化化過程。即使市市場價格格壓力很很大，也也需要謹謹慎保持持一定的的設計余余量和容容差。必必要時，設計師師須堅持持保留設設計余量量和容差差，而可可以裁減減掉一些些功能和和特性。低設計計余量和和低容差差會導致致較高的的現場故故障風險險。 余余量和容容差是具具體電路路設計領領域的問問題，但但是對項項目級的的挑戰(zhàn)也也有著重重要影響響。功能能、特性性的裁減減和組合合通常是是成本控控制更有有效的途途徑。選選擇那些些能夠提提供生產產過程測測試和驗驗證設計計的參考考方案是是安全快快速進入入市場的的捷徑。 做任任何設計計工作，迎接任任何設計計挑戰(zhàn)，掌握技技術、受受過良好好培訓的的工

18、程師師隊伍都都是必不不可少的的。另外外，我認認為面面市時間間和缺乏對對系統(tǒng)的的宏觀理理解是是兩項重重大挑戰(zhàn)戰(zhàn)。研究究(Reeseaarchh)是做做技術研研究，開開發(fā)(DDeveelopp)是在在技術研研究的基基礎上進進行開發(fā)發(fā)，這都都需要一一段時間間，也是是一種成成本。如如何能夠夠在最早早的時間間里把產產品做出出來，放放到市場場上，對對每個公公司來說說都非常常重要然然而也是是一大挑挑戰(zhàn)。 另外，成本本制約和對整整個系統(tǒng)統(tǒng)的理解解不足同同樣形成成了挑戰(zhàn)戰(zhàn)。怎樣樣在短時時間內、在控制制成本的的情況下下，把大大的系統(tǒng)統(tǒng)整合到到一起，很快做做出產品品，需要要有很強強的項目目管理能能力，而而在這方方面

19、，中中國的經經驗還不不夠先進進。 在在幫助工工作提升升中國設設計能力力方面，首先，飛利浦浦半導體體將RD方面面的技術術優(yōu)勢移移植到中中國，把把比較復復雜的項項目拿到到中國來來做。我我們目前前在上海海成立消費半半導體創(chuàng)創(chuàng)新中心心(CBBIC)就是是一個很很好的例例子。下下一步則則應該協(xié)協(xié)助中國國使整體體的RD環(huán)境境更成熟熟，而并并不是簡簡單地把把RDD的結果果帶到中中國來賣賣，這樣樣可以形形成一個個環(huán)境，使整個個行業(yè)和和行業(yè)中中的各個個群體都都受益。 在中中國，大大部分電電子工程程師面臨臨產品快快速面市市和花時時間掌握握技術的的兩難境境地。我我在拜訪訪客戶過過程中發(fā)發(fā)現很多多工程師師以他們們的經

20、驗驗足以能能很快地地解決電電路中的的問題，但他們們中的大大部分人人沒有時時間或意意愿用電電子學理理論去研研究這些些問題的的根源，這會阻阻礙工程程師進一一步提高高他們的的設計能能力。當當他們遇遇到不熟熟悉的領領域和情情況，沒沒有正確確理論的的幫助，他們的的經驗可可能就不不太有效效了。 對于EEMI/EMCC、低噪噪聲設計計、RFF設計這這三種設設計挑戰(zhàn)戰(zhàn)，寄生生參數是是非常關關鍵的，這需要要工程師師具有良良好的理理論基礎礎并不斷斷實踐；更加注注重細節(jié)節(jié)是提高高解決這這三種挑挑戰(zhàn)能力力的另一一個重要要方面。在高頻頻或低噪噪聲系統(tǒng)統(tǒng)中，每每個功能能塊都會會影響整整體系統(tǒng)統(tǒng)性能，有些時時候，工工程師需

21、需要學習習IC的的內部結結構以便便開發(fā)出出最優(yōu)化化的電路路。 成本制制約、缺乏乏先進的的測試和和測量儀儀器和和對相相關標準準不理解解這三三項挑戰(zhàn)戰(zhàn)均與技技術資源源的長期期投資有有關。為為了有效效減少系系統(tǒng)成本本，工程程師必須須很好了了解系統(tǒng)統(tǒng)，系統(tǒng)統(tǒng)需要的的是什么么，權衡衡折衷的的標準是是什么。這需要要工程師師(特別別是系統(tǒng)統(tǒng)工程師師)花時時間研究究市場和和客戶。后兩項項只是一一個時間間和資金金的投入入問題。沒有投投資，公公司將總總是依賴賴芯片或或技術供供應商以以及第三三方。 作為IIC供應應商，TTI提供供許多工工具以使使設計更更簡便。這些工工具包括括數據手手冊、新新技術的的白皮書書、評估估

22、板，參參考設計計、設計計軟件、選擇指指南、應應用說明明書、免免費軟件件代碼實實例、定定制設計計服務等等，可幫幫助中國國工程師師開發(fā)具具有良好好特性、高性能能和低成成本的個個性化產產品。 實際動動手是提提高設計計能力的的最好途途徑，做做項目的的多少與與工程師師的水平平成正比比，同時時也要求求工程師師要不斷斷的總結結經驗和和教訓。我是負負責手機機產品測測試的高高級工程程師和主主管，對對于解決決一些主主要挑戰(zhàn)戰(zhàn)有一些些體會。 1新新功能的的測試：這往往往需要幾幾個部門門協(xié)同工工作。硬硬件部門門提供原原理圖及及相應的的產品性性能文檔檔，軟件件部門提提供相應應的軟件件，測試試部門才才能研究究出最適適合的測測試方案案。測試試方案包包括新的的測試軟軟件、測測試硬件件、測試試夾具和和測試儀儀器。 22客戶戶的新需需求：目目前，客客戶對產產品的成成本控制制得越來來越嚴，希望盡盡可能復復用已有有的生產產測試設設備，目目的就是是盡量不不做新的的投資。這就對對測試方方案提供供者帶