微機總線及系統(tǒng)擴展燕山大學(xué)

1、第二章微機總線及系統(tǒng)擴展計算機控制系統(tǒng)8/14/20221本章主要內(nèi)容計算機總線的一般概述計算機總線的體系結(jié)構(gòu)系統(tǒng)的擴展地址譯碼8/14/20222第一節(jié) Unit 1微機總線及總線構(gòu)成8/14/20223本節(jié)主要內(nèi)容總線的分類總線的模板化結(jié)構(gòu)8/14/202242-1-1 總線結(jié)構(gòu)連接（1）總線結(jié)構(gòu)連接示意圖總線1 #總線接口2 #3 #4 #5 #6 #總線與總線接口一起便稱之為總線結(jié)構(gòu)8/14/202252-1-1 總線結(jié)構(gòu)連接（2）總線結(jié)構(gòu)連接的優(yōu)點結(jié)構(gòu)由面向CPU變?yōu)槊嫦蚩偩€硬件、軟件模塊化設(shè)計與生產(chǎn)結(jié)構(gòu)清晰, 便于靈活組態(tài)、擴充、改進與升級符合同一總線標(biāo)準(zhǔn)的產(chǎn)品兼容性強滿足用戶不同

2、的需要,容易構(gòu)成各種用途的計算機應(yīng)用系統(tǒng)8/14/202262-1-2 總線的分類（1）按相對于CPU位置劃分，總線有內(nèi)部總線（Internal Bus)用于計算機內(nèi)部模塊（板）之間通信外部總線（External Bus)：又稱通訊總線用于計算機之間或計算機與設(shè)備之間通信根據(jù)總線的層次結(jié)構(gòu)劃分，總線可分為CPU總線存儲總線系統(tǒng)總線外部總線8/14/202272-1-2 總線的分類（2）按功能或信號類型劃分?jǐn)?shù)據(jù)總線D：用于傳遞數(shù)據(jù)信息地址總線A：用于傳遞地址信息控制總線C：包括控制、時序和中斷信號線，用于傳遞各種控制信息，決定了總線的性能好壞8/14/202282-1-2 總線的分類（3）CPU

3、總線母板RAMROMA/DD/A外部總線接口數(shù)據(jù)總線D地址總線A控制總線C電源總線P總線系統(tǒng)的信號類型8/14/20229第二節(jié) Unit 2CPU總線及標(biāo)準(zhǔn)微機總線的生成8/14/202210本節(jié)主要內(nèi)容8088的標(biāo)準(zhǔn)總線形成8/14/2022118088的引腳圖12345678910111213141516171819204039383736353433323130292827262524232221 GND A14 A13 A12 A11 A10 A9 A8 AD7 AD6 AD5 AD4 AD3 AD2 AD1 AD0 NMI INTR CLK GNDVCCAD15AD16 / S3A

4、D17 / S4AD18 / S5AD19 / S6SS0* (HIGH)MN / MX*RD*HOLD (RQ)*/ GT0*)HLDA (RQ1* /GT1*)WR* (LOCK*)M / IO ( S2* )DT / R* ( S1* )DEN ( S0 )ALEINTATEST*READYRESET80888/14/2022122.1.1 最小組態(tài)的引腳信號數(shù)據(jù)和地址引腳讀寫控制引腳中斷請求和響應(yīng)引腳總線請求和響應(yīng)引腳其它引腳8/14/2022131. 數(shù)據(jù)和地址引腳AD7AD0（Address/Data）地址/數(shù)據(jù)分時復(fù)用引腳，雙向、三態(tài)在訪問存儲器或外設(shè)的總線操作周期中，這些引腳在

5、第一個時鐘周期輸出存儲器或I/O端口的低8位地址A7A0其他時間用于傳送8位數(shù)據(jù)D7D0 8/14/2022141. 數(shù)據(jù)和地址引腳（續(xù)1）A15A8（Address） 中間8位地址引腳，輸出、三態(tài)這些引腳在訪問存儲器或外設(shè)時，提供全部20位地址中的中間8位地址A15A88/14/2022151. 數(shù)據(jù)和地址引腳（續(xù)2）A19/S6A16/S3（Address/Status）地址/狀態(tài)分時復(fù)用引腳，輸出、三態(tài)這些引腳在訪問存儲器的第一個時鐘周期輸出高4位地址A19A16在訪問外設(shè)的第一個時鐘周期全部輸出低電平無效其他時間輸出狀態(tài)信號S6S38/14/2022162. 讀寫控制引腳ALE（Add

6、ress Latch Enable）地址鎖存允許，輸出、三態(tài)、高電平有效ALE引腳高有效時，表示復(fù)用引腳：AD7AD0和A19/S6A16/S3正在傳送地址信息由于地址信息在這些復(fù)用引腳上出現(xiàn)的時間很短暫，所以系統(tǒng)可以利用ALE引腳將地址鎖存起來8/14/2022172. 讀寫控制引腳（續(xù)1）IO/M*（Input and Output/Memory） I/O或存儲器訪問，輸出、三態(tài)該引腳輸出高電平時，表示CPU將訪問I/O端口，這時地址總線A15A0提供16位I/O口地址該引腳輸出低電平時，表示CPU將訪問存儲器，這時地址總線A19A0提供20位存儲器地址 8/14/2022182. 讀寫控

7、制引腳（續(xù)2）WR*（Write） 寫控制，輸出、三態(tài)、低電平有效有效時，表示CPU正在寫出數(shù)據(jù)給存儲器或I/O端口RD*（Read）讀控制，輸出、三態(tài)、低電平有效有效時，表示CPU正在從存儲器或I/O端口讀入數(shù)據(jù) 8/14/2022192. 讀寫控制引腳（續(xù)3）IO/M*、WR*和RD*是最基本的控制信號組合后，控制4種基本的總線周期總線周期IO/M*WR*RD*存儲器讀低高低存儲器寫低低高I/O讀高高低I/O寫高低高8/14/2022202. 讀寫控制引腳（續(xù)4）READY 存儲器或I/O口就緒，輸入、高電平有效在總線操作周期中，8088 CPU會在第3個時鐘周期的前沿測試該引腳如果測到高

8、有效，CPU直接進入第4個時鐘周期如果測到無效，CPU將插入等待周期TwCPU在等待周期中仍然要監(jiān)測READY信號，有效則進入第4個時鐘周期，否則繼續(xù)插入等待周期Tw。 8/14/2022212. 讀寫控制引腳（續(xù)5）DEN*（Data Enable） 數(shù)據(jù)允許，輸出、三態(tài)、低電平有效有效時，表示當(dāng)前數(shù)據(jù)總線上正在傳送數(shù)據(jù)，可利用他來控制對數(shù)據(jù)總線的驅(qū)動 DT/R*（Data Transmit/Receive）數(shù)據(jù)發(fā)送/接收，輸出、三態(tài)該信號表明當(dāng)前總線上數(shù)據(jù)的流向高電平時數(shù)據(jù)自CPU輸出（發(fā)送）低電平時數(shù)據(jù)輸入CPU（接收） 8/14/2022222. 讀寫控制引腳（續(xù)6）SS0*（Syst

9、em Status 0） 最小組態(tài)模式下的狀態(tài)輸出信號它與IO/M*和DT/R*一道，通過編碼指示CPU在最小組態(tài)下的8種工作狀態(tài)：1. 取指5. 中斷響應(yīng)2. 存儲器讀6. I/O讀3. 存儲器寫7. I/O寫4. 過渡狀態(tài)8. 暫停8/14/2022233. 中斷請求和響應(yīng)引腳INTR（Interrupt Request） 可屏蔽中斷請求，輸入、高電平有效有效時，表示請求設(shè)備向CPU申請可屏蔽中斷該請求的優(yōu)先級別較低，并可通過關(guān)中斷指令CLI清除標(biāo)志寄存器中的IF標(biāo)志、從而對中斷請求進行屏蔽8/14/2022243. 中斷請求和響應(yīng)引腳（續(xù)1）INTA*（Interrupt Acknowl

10、edge） 可屏蔽中斷響應(yīng)，輸出、低電平有效有效時，表示來自INTR引腳的中斷請求已被CPU響應(yīng)，CPU進入中斷響應(yīng)周期中斷響應(yīng)周期是連續(xù)的兩個，每個都發(fā)出有效響應(yīng)信號，以便通知外設(shè)他們的中斷請求已被響應(yīng)、并令有關(guān)設(shè)備將中斷向量號送到數(shù)據(jù)總線 8/14/2022253. 中斷請求和響應(yīng)引腳（續(xù)2）NMI（Non-Maskable Interrupt） 不可屏蔽中斷請求，輸入、上升沿有效有效時，表示外界向CPU申請不可屏蔽中斷該請求的優(yōu)先級別高于INTR，并且不能在CPU內(nèi)被屏蔽當(dāng)系統(tǒng)發(fā)生緊急情況時，可通過他向CPU申請不可屏蔽中斷服務(wù)主機與外設(shè)進行數(shù)據(jù)交換通常采用可屏蔽中斷不可屏蔽中斷通常用于

11、處理掉電等系統(tǒng)故障8/14/2022264. 總線請求和響應(yīng)引腳HOLD總線保持（即總線請求），輸入、高電平有效有效時，表示總線請求設(shè)備向CPU申請占有總線該信號從有效回到無效時，表示總線請求設(shè)備對總線的使用已經(jīng)結(jié)束，通知CPU收回對總線的控制權(quán) DMA控制器等主控設(shè)備通過HOLD申請占用系統(tǒng)總線（通常由CPU控制）8/14/2022274. 總線請求和響應(yīng)引腳（續(xù)1）HLDA（HOLD Acknowledge）總線保持響應(yīng)（即總線響應(yīng)），輸出、高電平有效有效時，表示CPU已響應(yīng)總線請求并已將總線釋放此時CPU的地址總線、數(shù)據(jù)總線及具有三態(tài)輸出能力的控制總線將全面呈現(xiàn)高阻，使總線請求設(shè)備可以順

12、利接管總線待到總線請求信號HOLD無效，總線響應(yīng)信號HLDA也轉(zhuǎn)為無效，CPU重新獲得總線控制權(quán) 8/14/2022285. 其它引腳RESET復(fù)位請求，輸入、高電平有效該信號有效，將使CPU回到其初始狀態(tài)；當(dāng)他再度返回?zé)o效時，CPU將重新開始工作8088復(fù)位后CSFFFFH、IP0000H，所以程序入口在物理地址FFFF0H8/14/2022295. 其它引腳（續(xù)1）CLK（Clock） 時鐘輸入系統(tǒng)通過該引腳給CPU提供內(nèi)部定時信號。8088的標(biāo)準(zhǔn)工作時鐘為5MHzIBM PC/XT機的8088采用了4.77MHz的時鐘，其周期約為210ns 8/14/2022305. 其它引腳（續(xù)2）V

13、cc電源輸入，向CPU提供5V電源GND接地，向CPU提供參考地電平MN/MX*（Minimum/Maximum）組態(tài)選擇，輸入接高電平時，8088引腳工作在最小組態(tài)；反之，8088工作在最大組態(tài) 8/14/2022315. 其它引腳（續(xù)3）TEST*測試，輸入、低電平有效該引腳與WAIT指令配合使用當(dāng)CPU執(zhí)行WAIT指令時，他將在每個時鐘周期對該引腳進行測試：如果無效，則程序踏步并繼續(xù)測試；如果有效，則程序恢復(fù)運行也就是說，WAIT指令使CPU產(chǎn)生等待，直到引腳有效為止在使用協(xié)處理器8087時，通過引腳和WAIT指令，可使8088與8087的操作保持同步 8/14/202232“引腳”小結(jié)

14、CPU引腳是系統(tǒng)總線的基本信號可以分成三類信號：8位數(shù)據(jù)線：D0D720位地址線：A0A19控制線：ALE、IO/M*、WR*、RD*、READYINTR、INTA*、NMI，HOLD、HLDARESET、CLK、Vcc、GND有問題！8/14/2022332.1.2 最小組態(tài)的總線形成AD7AD0A15A8A19/S6A16/S3+5V8088ALE8282STB系統(tǒng)總線信號A19A16A15A8A7A0D7D0IO/M*RD*WR*8282STB8282STB8286TOE*MN/MX*IO/M*RD*WR*DT/R*DEN*OE*OE*OE*（1）20位地址總線采用3個三態(tài)透明鎖存器82

15、82進行鎖存和驅(qū)動（2）8位數(shù)據(jù)總線采用數(shù)據(jù)收發(fā)器8286進行驅(qū)動（3）系統(tǒng)控制信號由8088引腳直接提供8/14/2022342.1.2 最小組態(tài)的總線形成AD7AD0A15A8A19/S6A16/S3+5V8088ALE8282STB系統(tǒng)總線信號A19A16A15A8A7A0D7D0IO/M*RD*WR*8282STB8282STB8286TOE*MN/MX*IO/M*RD*WR*DT/R*DEN*OE*OE*OE*8/14/202235（1） 20位地址總線的形成采用3個8282進行鎖存和驅(qū)動Intel 8282是三態(tài)透明鎖存器，類似有Intel 8283和通用數(shù)字集成電路芯片373三態(tài)

16、輸出：輸出控制信號有效時，允許數(shù)據(jù)輸出；無效時，不允許數(shù)據(jù)輸出，呈高阻狀態(tài)透明：鎖存器的輸出能夠跟隨輸入變化 8/14/202236（2） 8位數(shù)據(jù)總線的形成采用數(shù)據(jù)收發(fā)器8286進行雙向驅(qū)動 Intel 8286是8位三態(tài)雙向緩沖器，類似功能的器件還有Intel 8287、通用數(shù)字集成電路245等另外，接口電路中也經(jīng)常使用三態(tài)單向緩沖器，例如通用數(shù)字集成電路244就是一個常用的雙4位三態(tài)單向緩沖器8/14/202237（3） 系統(tǒng)控制信號的形成由8088引腳直接提供因為基本的控制信號8088引腳中都含有例如：IO/M*、WR*、RD*等其它信號的情況看詳圖8/14/2022382.1.3 最

17、大組態(tài)的引腳定義8088的數(shù)據(jù)/地址等引腳在最大組態(tài)與最小組態(tài)時相同有些控制信號不相同，主要是用于輸出操作編碼信號，由總線控制器8288譯碼產(chǎn)生系統(tǒng)控制信號：S2*、S1*、S0*3個狀態(tài)信號LOCK*總線封鎖信號QS1、QS0指令隊列狀態(tài)信號RQ*/GT0*、RQ*/GT1*2個總線請求/同意信號8/14/2022392.1.4 最大組態(tài)的總線形成系統(tǒng)總線信號MEMR*MEMW*IOR*IOW*INTA*DMA應(yīng)答電路AENBRDAEN*AEN*CENA19A12A11A8A7A0D7D0AD7AD0A11A8A19/S6A16/S3A15A1274LS24574LS37374LS373GG

18、G*DIR74LS2448088OE*8288DT/R*DENALES2*S0*S2*S0*MN/MX*OE*E*MRDC*AMTW*IORC*AIOWC*INTA* 系統(tǒng)地址總線采用三態(tài)透明鎖存器74LS373和三態(tài)單向緩沖器74LS244 系統(tǒng)數(shù)據(jù)總線通過三態(tài)雙向緩沖器74LS245形成和驅(qū)動 系統(tǒng)控制總線主要由總線控制器8288形成MEMR*、MEMW*、IOR*、IOW*、INTA*8/14/202240第三節(jié) Unit 3內(nèi)部總線 Internal Bus8/14/202241本節(jié)主要內(nèi)容STD總線PC系列總線8/14/2022422-3-1 STD總線（1）STD總線的特點：56根

19、并行總線，采用小模板結(jié)構(gòu), 尺寸為165114mm模塊化的總體設(shè)計布局開放式的系統(tǒng)結(jié)構(gòu)擁有豐富的I/O功能模板的小尺寸設(shè)計, 減少沖擊和震動的影響8/14/2022432-3-1 STD總線（2）STD總線的信號分配56根并行總線都有明確的定義，按功能可分為五大類(1)邏輯電源線6根(引線16)(2)數(shù)據(jù)總線8根(引線714)(3)地址總線16根(引線1530)(4)控制總線22根(引線3152)(5)輔助電源線4根(引線5356)8/14/2022442-3-1 STD總線（3）STD總線與存儲器和I/O的連接與存儲器的連接方法總線低位地址A0A12直接連接到各存儲器芯片, 高位地址A13A

20、15用來選片（可選64K基本存儲器，通過擴展，可增至128K）與I/O的連接地址碼的低位字節(jié)連接到總線譯碼器, 形成選板信號和選口信號, 選通I/O端口工作（可選128個口，擴展后可增至256個口）8/14/2022452-3-2 PC系列總線（1）IPC機的優(yōu)點(1)IPC機與PC機的軟件完全兼容；(2)開放性的結(jié)構(gòu)和軟硬件標(biāo)準(zhǔn)的公開；(3)各類高性能I/O模板成熟, 性能價格比提高；(4) IPC機本身的性能指標(biāo)不斷提高,已能適應(yīng)工業(yè)環(huán)境的基本要求；(5)通信與網(wǎng)絡(luò)技術(shù)的引入，便于通過網(wǎng)絡(luò)連接, 組成可靠性高、靈活性強的多級系統(tǒng)體系。8/14/2022462-3-2 PC系列總線（2）PC

21、系列總線ISA總線MCA：微通道體系結(jié)構(gòu)EISA總線PCI局部總線8/14/202247第 八節(jié) Unit 8地址譯碼 8/14/202248本節(jié)主要內(nèi)容地址譯碼器譯碼器的使用8/14/202249地址重復(fù)一個存儲單元具有多個存儲地址的現(xiàn)象原因：有些高位地址線沒有用、可任意使用地址：出現(xiàn)地址重復(fù)時，常選取其中既好用、又不沖突的一個“可用地址”例如：00000H07FFFH選取的原則：高位地址全為0的地址高位地址譯碼才更好8/14/202250 譯碼和譯碼器譯碼：將某個特定的“編碼輸入”翻譯為唯一“有效輸出”的過程譯碼電路可以使用門電路組合邏輯譯碼電路更多的是采用集成譯碼器常用的2:4譯碼器：7

22、4LS139常用的3:8譯碼器：74LS138常用的4:16譯碼器：74LS1548/14/202251門電路譯碼A1A0F0 F1 F2 F3A19A18A17A16A15（b）（a）A0Y0Y1Y8/14/202252譯碼器74LS13812345678910111213141516ABCE1E2E3Y7GNDY6Y5Y4Y3Y2Y1Y0Vcc74LS138引腳圖Y0Y1Y2Y3Y4Y5Y6Y7E3E2E1CBA74LS138原理圖功能連接8/14/20225374LS138連接示例E3E2E1CBAY0Y1Y2Y3Y4Y5Y6Y774LS1385VA19A18A17A16A158/14/20225474LS138功能表片選輸入編碼輸入輸出E3 E2* E1*C B AY7* Y0*1 0 00 0 011111110（僅Y0*有效）0 0 111111101（僅Y1*有效）0 1 011111011（僅Y2*有效）0 1 111110111（僅Y3*有效）1 0 011101111（僅Y4*有效）1 0 111011111（僅Y5*有效）1 1 010111111（僅Y6*有效）1