典型微處理器結構、方式和特點

1、典型微處理器結構、方式和特點 典型微處理器結構、方式和特點 本章主要教學內(nèi)容 8086微處理器內(nèi)部組成、寄存器結構 8086微處理器引腳特性和作用 8086微處理器存儲器和I/O組織 8086時序及最小/最大工作方式 80X86和Pentium系列微處理器組成結構及特點2典型微處理器結構、方式和特點 本章教學目的及要求 通過學習，應掌握：典型微處理器的內(nèi)部組成寄存器結構外部引腳特性和作用存儲器和I/O組織時序和總線操作系統(tǒng)工作方式和特點第2章典型微處理器 3典型微處理器結構、方式和特點2-1 微處理器性能簡介 2-1-1 典型微處理器的主要性能指標主頻外頻倍頻內(nèi)存總線速度擴展總線速度地址總線寬

2、度數(shù)據(jù)總線寬度高速緩存第2章典型微處理器 4典型微處理器結構、方式和特點 2-1-2 微處理器的基本功能（1）指令控制（2）操作控制（3）時間控制（4）數(shù)據(jù)加工 第2章典型微處理器 5典型微處理器結構、方式和特點 2-2 Intel 8086微處理器的內(nèi)、外部結構特性 8086微處理器使用+5V電源，40條引腳雙列直插式封裝，時鐘頻率5MHz10MHz，基本指令執(zhí)行時間。有16根數(shù)據(jù)線和20根地址線，可尋址內(nèi)存地址空間1MB（220B）。 第2章典型微處理器 6典型微處理器結構、方式和特點2-2-1 Intel 8086微處理器內(nèi)部組成結構 8086微處理器從功能上可以劃分為兩個邏輯單元：執(zhí)行

3、部件EU（Execution Unit）總線接口部件BIU（Bus Interface Unit）典型微處理器 第2章7典型微處理器結構、方式和特點典型微處理器結構、方式和特點執(zhí)行部件（EU）功能：負責進行所有指令的解釋和執(zhí)行，同時管理下述有關的寄存器。組成：由8個通用寄存器、1個16位的算術邏輯單元（ALU）、1個16位的標志寄存器PSW、1個數(shù)據(jù)暫存寄存器和EU控制電路等組成。典型微處理器結構、方式和特點算術邏輯單元ALU 它是一個16位的運算器，可用于8位或16位二進制算術和邏輯運算（與、或、非），也可按指令的尋址方式計算尋址存儲器所需的16位偏移量。數(shù)據(jù)暫存寄存器它協(xié)助ALU完成運算，

4、暫存參加運算的數(shù)據(jù)。典型微處理器結構、方式和特點EU控制電路 從總線接口的指令隊列取出指令操作碼，通過譯碼電路分析，發(fā)出相應的控制命令，控制ALU數(shù)據(jù)的流向。如果是運算操作，操作數(shù)經(jīng)過暫存寄存器送入ALU，運算結果經(jīng)過ALU數(shù)據(jù)總線送到相應的寄存器，同時標志寄存器PSW根據(jù)運算結果改變狀態(tài)。標志寄存器PSW 8086 內(nèi)部標志寄存器的內(nèi)容，又稱為處理器狀態(tài)字PSW。一個16位的寄存器，用了9位。這9位可分成兩類：一類為狀態(tài)標志（6個），一類為控制標志（3個）。 典型微處理器結構、方式和特點功能：負責完成取指令送指令隊列，配合執(zhí)行部件的動作，從內(nèi)存單元或I/O端口取操作數(shù)，或者將操作結果送內(nèi)存單

5、元或者I/O端口。組成：它由16位段寄存器（DS、CS、ES、SS）、16位指令指針寄存器IP（指向下一條要取出的指令代碼）、20位地址加法器（用來產(chǎn)生20位地址）和6字節(jié)（8088為4字節(jié)）指令隊列緩沖器組成。總線接口部件（BIU）典型微處理器結構、方式和特點6字節(jié)指令隊列緩沖器 8086的指令隊列為6個字節(jié)，在執(zhí)行指令的同時，可從內(nèi)存中取出后續(xù)的指令代碼，放在指令隊列中，可以提高CPU的工作效率。20位地址加法器 地址加法器用來產(chǎn)生20位物理地址。8086可用20位地址尋址1M字節(jié)的內(nèi)存空間，而CPU內(nèi)部的寄存器都是16 位，因此需要由一個附加的機構來計算出20位的物理地址，這個機構就是2

6、0位的地址加法器。典型微處理器結構、方式和特點BIU與EU的動作協(xié)調(diào)原則：每當8086的指令隊列中有兩個空字節(jié)，BIU就會自動把指令取到指令隊列中。其取指的順序是按指令在程序中出現(xiàn)的前后順序。每當EU準備執(zhí)行一條指令時，它會從BIU部件的指令隊列前部取出指令的代碼，然后用幾個時鐘周期去執(zhí)行指令。在執(zhí)行指令的過程中，如果必須訪問存儲器或者IO端口，那么EU就會請求BIU，進入總線周期，完成訪問內(nèi)存或者IO端口的操作；如果此時BIU正好處于空閑狀態(tài)，會立即響應EU的總線請求。如BIU正將某個指令字節(jié)取到指令隊列中，則BIU將首先完成這個取指令的總線周期，然后再去響應EU發(fā)出的訪問總線的請求。典型微

7、處理器結構、方式和特點當指令隊列已滿，且EU又沒有總線訪問請求時，BIU便進入空閑狀態(tài)。在執(zhí)行轉(zhuǎn)移指令、調(diào)用指令和返回指令時，由于待執(zhí)行指令的順序發(fā)生了變化，則指令隊列中已經(jīng)裝入的字節(jié)被自動消除，BIU會接著往指令隊列裝入轉(zhuǎn)向的另一程序段中的指令代碼。8086可以在執(zhí)行指令的同時，進行取指令代碼的操作，也就是說BIU與EU是一種并行工作方式，改變了以往計算機取指令譯碼執(zhí)行指令的串行工作方式，大大提高了工作效率，這種工作方式稱為流水線作業(yè)。典型微處理器結構、方式和特點第2章典型微處理器 2-2-2 8086微處理器的寄存器結構 8086可供編程使用的有14個16位寄存器，按其用途可分為3類：通用

8、寄存器段寄存器指針和標志寄存器 16典型微處理器結構、方式和特點8086的通用寄存器8086的16位通用寄存器是：AXBXCXDXSIDIBPSP其中前4個數(shù)據(jù)寄存器都還可以分成高8位和低8位兩個獨立的寄存器對其中某8位的操作，并不影響另外對應8位的數(shù)據(jù)典型微處理器結構、方式和特點數(shù)據(jù)寄存器數(shù)據(jù)寄存器用來存放計算的結果和操作數(shù)，也可以存放地址每個寄存器又有它們各自的專用目的AX累加器，使用頻度最高，用于算術、邏輯運算以及與外設傳送信息等；BX基址寄存器，常用做存放存儲器地址；CX計數(shù)器，作為循環(huán)和串操作等指令中的隱含計數(shù)器；DX數(shù)據(jù)寄存器，常用來存放雙字長數(shù)據(jù)的高16位，或存放外設端口地址。典

9、型微處理器結構、方式和特點變址寄存器變址寄存器常用于存儲器尋址時提供地址SI是源變址寄存器DI是目的變址寄存器典型微處理器結構、方式和特點指針寄存器指針寄存器用于尋址內(nèi)存堆棧內(nèi)的數(shù)據(jù)SP為堆棧指針寄存器，指示棧頂?shù)钠频刂稴P不能再用于其他目的，具有專用目的BP為基址指針寄存器，表示數(shù)據(jù)在堆棧段中的基地址SP和BP寄存器與SS段寄存器聯(lián)合使用以確定堆棧段中的存儲單元地址典型微處理器結構、方式和特點堆棧（Stack）（補充的知識）堆棧是主存中一個特殊的區(qū)域它采用先進后出FILO（First In Last Out）或后進先出LIFO（Last In First Out）的原則進行存取操作，而不是

10、隨機存取操作方式。堆棧通常由處理器自動維持。在8086中，由堆棧段寄存器SS和堆棧指針寄存器SP共同指示典型微處理器結構、方式和特點指令指針寄存器IP指令指針寄存器IP，指示代碼段中指令的偏移地址它與代碼段寄存器CS聯(lián)用，確定下一條指令的物理地址計算機通過CS : IP寄存器來控制指令序列的執(zhí)行流程IP寄存器是一個專用寄存器典型微處理器結構、方式和特點標志寄存器標志（Flag）用于反映指令執(zhí)行結果或控制指令執(zhí)行形式8086處理器的各種標志形成了一個16位的標志寄存器FR（標志寄存器的內(nèi)容稱為程序狀態(tài)字PSW）OF1115 12DF10IF9TF8SF7ZF65AF43PF21CF0 程序設計需

11、要利用標志的狀態(tài)典型微處理器結構、方式和特點標志的分類狀態(tài)標志用來記錄程序運行結果的狀態(tài)信息，許多指令的執(zhí)行都將相應地設置它CF ZF SF PF OF AF控制標志可由程序根據(jù)需要用指令設置，用于控制處理器執(zhí)行指令的方式DF IF TF典型微處理器結構、方式和特點進位標志CF（Carry Flag）當運算結果的最高有效位有進位（加法）或借位（減法）時，進位標志置1，即CF = 1；否則CF = 0。3AH + 7CH0B6H，沒有進位：CF = 00AAH + 7CH（1）26H，有進位：CF = 1典型微處理器結構、方式和特點零標志ZF（Zero Flag）若運算結果為0，則ZF = 1；

12、否則ZF = 03AH + 7CH0B6H，結果不是零：ZF = 084H + 7CH（1）00H，結果是零：ZF = 1 注意：ZF為1表示的結果是0典型微處理器結構、方式和特點符號標志SF（Sign Flag）運算結果最高位為1，則SF = 1；否則SF = 03AH + 7CH0B6H，最高位D71：SF = 184H + 7CH（1）00H，最高位D70：SF = 0 有符號數(shù)據(jù)用最高有效位表示數(shù)據(jù)的符號，所以，最高有效位就是符號標志的狀態(tài)。典型微處理器結構、方式和特點奇偶標志PF（Parity Flag）當運算結果最低字節(jié)中“1”的個數(shù)為零或偶數(shù)時，PF = 1；否則PF = 03A

13、H + 7CH0B6H10110110B結果中有5個1，是奇數(shù)：PF = 0 PF標志僅反映最低8位中“1”的個數(shù)是偶或奇，即使是進行16位字操作典型微處理器結構、方式和特點溢出標志OF（Overflow Flag）若算術運算的結果有溢出，則OF1；否則 OF03AH + 7CH0B6H，產(chǎn)生溢出：OF = 10AAH + 7CH（1）26H，沒有溢出：OF = 0典型微處理器結構、方式和特點溢出標志OF（Overflow Flag）問題什么是溢出？溢出和進位有什么區(qū)別？處理器怎么處理，程序員如何運用？如何判斷是否溢出？典型微處理器結構、方式和特點什么是溢出處理器內(nèi)部以補碼表示有符號數(shù)8位表達

14、的整數(shù)范圍是：12712816位表達的范圍是：3276732768如果運算結果超出這個范圍，就產(chǎn)生了溢出有溢出，說明有符號數(shù)的運算結果不正確3AH7CH0B6H，就是58124182，已經(jīng)超出128127范圍，產(chǎn)生溢出，故OF1；另一方面，補碼0B6H表達真值是-74，顯然運算結果也不正確典型微處理器結構、方式和特點溢出和進位溢出標志OF和進位標志CF是兩個意義不同的標志進位標志表示無符號數(shù)運算結果是否超出范圍，運算結果仍然正確；溢出標志表示有符號數(shù)運算結果是否超出范圍，運算結果已經(jīng)不正確。請看例子典型微處理器結構、方式和特點溢出和進位的對比例1：3AH + 7CH0B6H無符號數(shù)運算： 58

15、124182范圍內(nèi)，無進位，CF=0有符號數(shù)運算： 58124182范圍外，有溢出，OF=1例2：0AAH + 7CH（1）26H無符號數(shù)運算：170124294范圍外，有進位，CF=1有符號數(shù)運算：8612438范圍內(nèi)，無溢出，OF=0典型微處理器結構、方式和特點如何運用溢出和進位處理器對兩個操作數(shù)進行運算時，按照無符號數(shù)求得結果，并相應設置進位標志CF；同時，根據(jù)是否超出有符號數(shù)的范圍設置溢出標志OF。應該利用哪個標志，則由程序員來決定。也就是說，如果將參加運算的操作數(shù)認為是無符號數(shù)，就應該關心進位；認為是有符號數(shù)，則要注意是否溢出。典型微處理器結構、方式和特點3AH + 7CH0B6H，

16、D3有進位：AF = 1運算時D3位（低半字節(jié)）有進位或借位時，AF = 1；否則AF = 0。 這個標志主要由處理器內(nèi)部使用，用于十進制算術運算調(diào)整指令中，用戶一般不必關心輔助進位標志AF （Auxiliary Carry Flag）典型微處理器結構、方式和特點方向標志DF（Direction Flag）用于串操作指令中，控制地址的變化方向：設置DF0，存儲器地址自動增加；設置DF1，存儲器地址自動減少。CLD指令復位方向標志：DF0STD指令置位方向標志：DF1典型微處理器結構、方式和特點中斷允許標志IF（Interrupt-enable Flag）用于控制外部可屏蔽中斷是否可以被處理器響

17、應：設置IF1，則允許中斷；設置IF0，則禁止中斷。CLI指令復位中斷標志：IF0STI指令置位中斷標志：IF1典型微處理器結構、方式和特點陷阱標志TF（Trap Flag）用于控制處理器進入單步操作方式：設置TF0，處理器正常工作；設置TF1，處理器單步執(zhí)行指令。單步執(zhí)行指令處理器在每條指令執(zhí)行結束時，便產(chǎn)生一個編號為1的內(nèi)部中斷這種內(nèi)部中斷稱為單步中斷所以TF也稱為單步標志利用單步中斷可對程序進行逐條指令的調(diào)試這種逐條指令調(diào)試程序的方法就是單步調(diào)試典型微處理器結構、方式和特點段寄存器8086有4個16位段寄存器CS（代碼段）指明代碼段的起始地址SS（堆棧段）指明堆棧段的起始地址DS（數(shù)據(jù)段

18、）指明數(shù)據(jù)段的起始地址ES（附加段）指明附加段的起始地址每個段寄存器用來確定一個邏輯段的起始地址，每種邏輯段均有各自的用途典型微處理器結構、方式和特點代碼段（Code Segment）代碼段用來存放程序的指令序列代碼段寄存器CS存放代碼段的段地址指令指針寄存器IP指示下條指令的偏移地址處理器利用CS:IP取得下一條要執(zhí)行的指令典型微處理器結構、方式和特點堆棧段（Stack Segment）堆棧段確定堆棧所在的主存區(qū)域堆棧段寄存器SS存放堆棧段的段地址堆棧指針寄存器SP指示堆棧棧頂?shù)钠频刂诽幚砥骼肧S:SP操作堆棧棧頂?shù)臄?shù)據(jù)典型微處理器結構、方式和特點數(shù)據(jù)段（Data Segment）數(shù)據(jù)段

19、存放運行程序所用的數(shù)據(jù)數(shù)據(jù)段寄存器DS存放數(shù)據(jù)段的段地址各種主存尋址方式（有效地址EA）得到存儲器中操作數(shù)的偏移地址處理器利用DS:EA存取數(shù)據(jù)段中的數(shù)據(jù)典型微處理器結構、方式和特點附加段（Extra Segment）附加段是附加的數(shù)據(jù)段，也用于數(shù)據(jù)的保存：附加段寄存器ES存放附加段的段地址各種主存尋址方式（有效地址EA）得到存儲器中操作數(shù)的偏移地址處理器利用ES:EA存取附加段中的數(shù)據(jù)串操作指令將附加段作為其目的操作數(shù)的存放區(qū)域典型微處理器結構、方式和特點2-2-3 8086微處理器的外部引腳特性 8086CPU具有40個引腳，采用雙列直插式的封裝形式，如圖2-6所示。 數(shù)據(jù)總線為16條，地

20、址總線為20條，其余為狀態(tài)線、控制信號線、電源、地線等。地址/數(shù)據(jù)總線采用了分時復用方式，即一部分引腳具有雙重功能，例如AD15AD0這16個引腳，有時傳送數(shù)據(jù)信號，有時可輸出地址信號。 第2章典型微處理器 44典型微處理器結構、方式和特點地址/數(shù)據(jù)線地址/狀態(tài)線非屏蔽中斷可屏蔽中斷請求最小最大模式控制MN/MX=1,最小模式MN/MX=0,最大模式讀信號總線保持請求信號總線保持響應信號寫信號存儲器/IO控制信號M/IO=1,選中存儲器M/IO=0,選中IO接口數(shù)據(jù)發(fā)送/接收信號DT/R=1,發(fā)送DT/R=0,接收數(shù)據(jù)允許信號地址允許信號中斷響應信號測試信號:執(zhí)行WAIT指令，CPU處于空轉(zhuǎn)等

21、待; TEST有效時,結束等待狀態(tài)。準備好信號:表示內(nèi)存或I/O設備準備好，可以進行數(shù)據(jù)傳輸。復位信號8086CPU引腳功能（24-31，括號內(nèi)為最大模式引腳定義）典型微處理器結構、方式和特點2-3 存儲器和I/O組織2-3-1 存儲器組織 1. 存儲器的內(nèi)部結構及訪問方法 8086有20根地址線，可尋址存儲器空間1MB，地址范圍為（00000HFFFFFH）。存儲器內(nèi)部按字節(jié)進行組織，兩個相鄰的字節(jié)被稱為一個“字”。 分存儲體形式， BHE和A0 組合決定訪問形式第2章典型微處理器 46典型微處理器結構、方式和特點D0D7D8D1500000H00002H00004HFFFFEH00001H

22、00003H00004HFFFFFH分存儲體，字節(jié)交叉編址典型微處理器結構、方式和特點總體的1MB物理地址空間00000H00001H0000FHFFFFFH典型微處理器結構、方式和特點物理地址示例將字符串“Goods！”的ASCII碼依次存入01250H開始的字節(jié)單元中，畫出它們存放的內(nèi)存單元示意圖。首先查ASCII表，p.18 表1-5G47Ho6FHd64Hs73H!-21H01250H存儲器47H6FH6FH64H73H21H01255H典型微處理器結構、方式和特點 2. 存儲器分段 8086系統(tǒng)采用20位地址線尋址1M字節(jié)存儲空間。由于CPU內(nèi)所有寄存器都只有16位，只能尋址64KB

23、（216字節(jié)）。因此，把整個存儲空間分成若干邏輯段， 每個邏輯段容量最大64KB。 CPU允許各個邏輯段在整個存儲空間中浮動，可緊密相連，也可相互重疊，還可分開一段距離，如圖2-9所示。 第2章典型微處理器 50典型微處理器結構、方式和特點51典型微處理器結構、方式和特點 3. 存儲器地址（1）段地址：描述要尋址的邏輯段在內(nèi)存中的起始位置。（2）偏移地址：描述要尋址的內(nèi)存單元距本段段首的偏移量。（3）邏輯地址：由段地址和偏移地址兩部分組成。表示形式為“段地址：偏移地址”。（CS：IP）（4）物理地址：存儲器實際地址，由CPU提供的20位地址碼來表示，是惟一能代表存儲空間每個字節(jié)單元的地址。 第

24、2章典型微處理器 52典型微處理器結構、方式和特點 邏輯地址到物理地址的轉(zhuǎn)換由BIU中20位的地址加法器自動完成。 物理地址計算公式： 物理地址=段地址10H偏移地址，（ 10H相當于左移4位），例，CS=FFFF，IP=00011111 1111 1111 1111 0000 0000 0000 0000 0001 得物理地址 FFFF1邏輯地址到物理地址的轉(zhuǎn)換53典型微處理器結構、方式和特點物理地址如何形成015段內(nèi)偏移地址段寄存器19300000段地址左移4位20位物理地址1904典型微處理器結構、方式和特點CPU復位時8086 CPU被復位后，PSW、DS、ES、SS和其他寄存器被清零

25、，指令隊列也被清零，CS：IP=FFFFH：0000H，因此，8086 CPU復位后重新啟動，執(zhí)行的第一條指令所在存儲單元的物理地址為FFFFH16+0000HFFFF0H。一般情況下，在從FFFF0H開始的單元中，存放一條無條件轉(zhuǎn)移指令，以轉(zhuǎn)移到系統(tǒng)程序?qū)嶋H開始處。典型微處理器結構、方式和特點4專用和保留的存儲器單元Intel公司為保證與未來產(chǎn)品的兼容性，規(guī)定在存儲區(qū)的最低地址區(qū)和最高地址區(qū)保留一些單元供CPU的某些特殊功能專用。(1) 最低區(qū)域 00000H-003FFH(1KB)，存放中斷向量表；(2) B0000H-B0FFFH(4KB)，單色顯示器的視頻緩沖區(qū)，存放單色顯示器當前屏幕

26、顯示字符對應的ASCII及其屬性；(3) B8000H-BBFFF(16KB)，彩色顯示器的視頻緩沖區(qū)，存放彩色顯示器當前屏幕象素點對應的代碼;(4) 最高區(qū)域 FFFF0H-FFFFF(共16B)，無條件轉(zhuǎn)移指令，上電或復位時轉(zhuǎn)到系統(tǒng)初始化程序，ROM范圍內(nèi)；第2章典型微處理器 56典型微處理器結構、方式和特點2-3-2 I/O端口組織端口：I/O接口電路中，供CPU直接存取訪問的那些寄存器或某些特定電路。(相當于進出I/O接口電路的門口)端口地址：一個I/O接口總要包括數(shù)據(jù)，命令，狀態(tài)和方式等端口，微機系統(tǒng)為每個端口分配一個地址，稱為端口地址，各端口地址和存儲單元地址一樣，具有唯一性。同一

27、個I/O電路可以擁有多個端口地址。57典型微處理器結構、方式和特點2-3-2 I/O端口組織1. 統(tǒng)一編址：I/O端口地址置于1MB存儲器空間中，看作存儲器單元，每個端口占用一個存儲單元的地址。 CPU訪問存儲器的指令和各種尋址方式都可用于尋址I/O端口。2. 獨立編址：端口單獨編址構成一個I/O空間，不占用存儲器地址。CPU設置專門輸入/輸出指令（IN和OUT）和接口控制信號來訪問I/O端口。端口地址空間獨立，控制電路和地址譯碼電路較簡單，輸入/輸出指令類別少，一般只進行傳送操作。第2章典型微處理器 58典型微處理器結構、方式和特點2-4 8086總線周期和工作方式 8086CPU操作在時鐘

28、CLK統(tǒng)一控制下進行，以便使取指令和傳送數(shù)據(jù)能夠協(xié)調(diào)地工作。 8086經(jīng)外部總線對存儲器或I/O端口進行一次信息輸入或輸出過程，稱總線操作，執(zhí)行該操作所需要時間稱總線周期。一個總線周期包括T1、T2、T3、T4狀態(tài)，4個時鐘周期。不同總線操作需不同總線信號，這些信號變化進行時間順序的描述稱為“總線時序” 。第2章典型微處理器 59典型微處理器結構、方式和特點2-4-1 8284A時鐘信號發(fā)生器 8284A是Intel公司專為8086設計的時鐘信號發(fā)生器，能產(chǎn)生8086所需的系統(tǒng)時鐘信號。 8284A除提供恒定的時鐘信號外，還對外界輸入的準備就緒信號RDY和復位信號進行同步操作。 第2章典型微處

29、理器 60典型微處理器結構、方式和特點 2-4-2 8086總線周期 8086CPU與存儲器或外部設備通信通過20位分時多路復用地址/數(shù)據(jù)總線來實現(xiàn)。為取出指令或傳輸數(shù)據(jù)，CPU要執(zhí)行一個總線周期。 時鐘周期是CPU的基本時間計量單位，是指令執(zhí)行時間的刻度，由主頻決定。8086的主頻為5MHz，1個時鐘周期就是200ns（1/500萬）。 1空閑狀態(tài)TI(idle state)：既不傳遞數(shù)據(jù)，也不取指令；2等待狀態(tài)TW（wait state）：等待CPU外部的設備就緒，由存儲器或者外設通過READY信號告訴CPU必須等待。第2章典型微處理器 61典型微處理器結構、方式和特點CLK地址/數(shù)據(jù)總線

30、總線周期總線周期T1T2T3T4T4T3T2T1地址緩沖數(shù)據(jù)地址緩沖數(shù)據(jù)圖2-12 典型的8086總線周期時序圖當存儲器或外部設備沒有完成操作（Ready信號無效），T3之后自動插入Tw等待狀態(tài)，直到Ready信號有效。典型微處理器結構、方式和特點存貯器讀周期例：MOV AL,1000H ;M/IO=1T1狀態(tài)：A19A0上是地址信息，出現(xiàn)ALE信號后，將地址鎖存到地址鎖存器（8282）。T2狀態(tài)：地址信息消失，A19-A16從地址信息變?yōu)闋顟B(tài)信息S6-S3。數(shù)據(jù)允許信號DEN在T2狀態(tài)有效。T3狀態(tài)：AD0AD15數(shù)據(jù)。T3狀態(tài)前沿采樣Ready信號。 RD信號有效（RD=0） TW狀態(tài)：若

31、存儲器式外設的工作速度較慢，不能滿足基本時序要求，使用一個產(chǎn)生READY的電路，以使在T3狀態(tài)之后，插入一個等待周期TW。T4狀態(tài)：CPU采樣數(shù)據(jù)，結束一個總線周期。典型微處理器結構、方式和特點CLKM/IOA19-16/S6-3BHE/S7 AD15AD0ALEREADYRDDT/RDENT1 T2 T3 TW T4 S7-3A19-16, BHED15-0A15-0T3前沿檢測Ready信號典型微處理器結構、方式和特點存儲器寫周期時序例：MOV 1000H, AL ;M/IO=1T1狀態(tài)：A19A0上是地址信息，出現(xiàn)ALE信號后，將地址鎖存到地址鎖存器（8282）。T2狀態(tài)：地址信息消失，

32、A19-A16從地址信息變?yōu)闋顟B(tài)信息S6-S3。T3狀態(tài)：AD0 AD15數(shù)據(jù)。T3狀態(tài)前沿采樣Ready信號。 WR信號有效（WR=0）。TW狀態(tài)：若存儲器式外設的工作速度較慢，不能滿足基本時序要求，使用一個產(chǎn)生READY的電路，以使在T3狀態(tài)之后，插入一個等待周期TW。T4狀態(tài)：CPU認為數(shù)據(jù)已寫入存儲器，結束一個總線周期。典型微處理器結構、方式和特點典型微處理器結構、方式和特點第2章2-4-3 8086的最小/最大工作方式1.最小工作模式（MN/ =1）：把8086CPU的33引腳接+5V時，系統(tǒng)處于最小工作模式。最小模式系統(tǒng)適用于單微處理器組成的小系統(tǒng)，系統(tǒng)中通常只有一個微處理器，所有

33、的總線控制信號都直接由8086CPU產(chǎn)生，系統(tǒng)中的總線控制邏輯電路被減到最少。（例如地址鎖存信號 ALE）典型微處理器 67典型微處理器結構、方式和特點最小工作模式8086直接產(chǎn)生以下信號（1）24腳，INTA(輸出，低電平有效)，用于CPU對外設的中斷請求作出相應。兩個負脈沖，第一個通知外設，中斷已相應，第二個外設把中斷類型碼放到數(shù)據(jù)中線上；（2）25腳地址鎖存信號ALE（輸出，高電平有效），T1期間鎖存地址；（3）26腳，數(shù)據(jù)允許信號DEN(輸出，三)，總線周期的后半段時間內(nèi)有效，表示CPU準備好接收或發(fā)數(shù)據(jù)（4）27腳，數(shù)據(jù)發(fā)送/接收控制信號DT/R(輸出，三)，只是數(shù)據(jù)傳輸方向典型微處

34、理器結構、方式和特點最小工作模式8086直接產(chǎn)生以下信號（5）28腳，存儲器/輸入輸出信號M/IO(輸出，三)，信號直接接到存儲器或I/O芯片的片選端；（6）29腳，控制信號WR(輸出，三)，表示CPU正在對存儲器或I/O進行寫操作，只在寫周期的T2, T3,和Tw有效；（7）30腳，總線保持請求信號HOLD(輸入，高電平有效)，其他總線主控設備請求并占用總線期間保持高電平，CPU在此期間讓出總線使用權；（8）31腳，總線保持響應信號HLDA(輸出)，CPU讓出總線，收到HLDA信號的設備獲得總線控制權，CPU使地址/數(shù)據(jù)總線和所有具有三態(tài)的控制線都處于高阻隔離狀態(tài)，CPU處于保持響應狀態(tài)。典

35、型微處理器結構、方式和特點2-4-3 8086的最小/最大工作方式2.最大工作模式（MN/ =0）：當把8086的33引腳接地時，系統(tǒng)處于最大工作模式。系統(tǒng)中存在兩個或兩個以上的微處理器，其中有一個主處理器8086，其他稱為協(xié)處理器。8086不直接提供讀寫命令等控制信號。（由總線控制器8288代發(fā)信號)典型微處理器結構、方式和特點本章小結（1）8086內(nèi)部組成部件（EU；BIU）及其功能；（2）標志寄存器的含義；（3）物理存儲器安排，存儲器分段，邏輯地址，物理地址的計算；（4）8086引腳定義；（5）8086基本時序。典型微處理器結構、方式和特點第2章2-5 32位微處理器簡介2-5-1 80

36、386微處理器 1985年10月，Intel公司推出高性能32位微處理器80386，芯片內(nèi)部集成萬個晶體管，采用132引腳陶瓷網(wǎng)格陣列（PGA）封裝，具有高可靠性和緊密性。典型微處理器 72典型微處理器結構、方式和特點第2章180386的主要特性（1）提供32位指令，支持8位、16位和32位數(shù)據(jù)類型。（2）提供32位外部總線接口，最大數(shù)據(jù)傳輸率32 Mbit/s。（3）具有片內(nèi)集成存儲器管理部件（MMU），支持虛擬存儲和特權保護。（4）具有實地址、保護和虛擬8086共3種工作方式。（5）可直接尋址4GB物理存儲空間，虛擬存儲空間達64 TB。（6）配用80287、80387數(shù)值協(xié)處理器可支持高

37、速數(shù)值處理。（7）時鐘頻率12.5 MHz、16 MHz、20 MHz、25 MHz和33 MHz等。典型微處理器 73典型微處理器結構、方式和特點第2章 的內(nèi)部結構 內(nèi)部結構如圖2-14所示。 由總線接口部件、指令預取部件、指令譯碼部件、控制部件、數(shù)據(jù)部件、保護測試部件、分段部件和分頁部件等組成。 典型微處理器 74典型微處理器結構、方式和特點圖2-14 80386CPU的內(nèi)部結構框圖 75典型微處理器結構、方式和特點第2章2-5-2 80486微處理器 1989年4月，Intel公司推出80486，采用1m CHMOS工藝，芯片內(nèi)集成120萬個晶體管，時鐘頻率25 MHz50 MHz。 8

38、0486在80386原有6個部件基礎上又新增高性能浮點運算部件（FPU）和高速緩沖存儲器（Cache）兩個部件。 典型微處理器 76典型微處理器結構、方式和特點第2章典型微處理器 180486的主要特性（1）在CISC技術基礎上，首次采用RISC技術，有效地減少指令時鐘周期個數(shù)。（2）芯片上集成部件多。（3）高性能的設計。（4）完全的32位體系結構。（5）增加了多處理器指令，增強了多重處理系統(tǒng)。（6）具有機內(nèi)自測試功能。77典型微處理器結構、方式和特點第2章的基本結構 80486微處理器的內(nèi)部結構如圖2-15所示，包括總線接口部件、高速緩存（Cache）部件、指令預取、指令譯碼部件、控制/保護

39、部件、整數(shù)部件、浮點運算部件、分段部件和分頁部件9個功能部件。 80486將這些部件集成在一塊芯片上，除減少主板空間外，還提高了CPU的執(zhí)行速度。典型微處理器 78典型微處理器結構、方式和特點圖2-15 80486CPU內(nèi)部結構 79典型微處理器結構、方式和特點第2章2-5-3 Pentium系列微處理器 Pentium系列微處理器從Pentium、Pentium Pro、MMX Pentium到Pentium II、Pentium III、Pentium 4等，Intel公司通過改變CPU的工作頻率、二級緩存的大小、產(chǎn)品制造工藝等來不斷提高微處理器的性能，內(nèi)部結構和功能也在不斷地擴充。典型微

40、處理器 80典型微處理器結構、方式和特點第2章1. Pentium系列微型計算機的主要特點（1）高集成度。（2）時鐘頻率高。（3）數(shù)據(jù)總線帶寬增加。（4）片內(nèi)采用分立的指令Cache和數(shù)據(jù)Cache結構。（5）采用RISC型超標量結構。（6）高性能的浮點運算器。（7）雙重分離式高速緩存。典型微處理器 81典型微處理器結構、方式和特點第2章（8）增強了錯誤檢測與報告功能。（9）64位數(shù)據(jù)總線。（10）分支指令預測。（11）常用指令固化及微代碼改進。（12）具有實地址方式、保護方式、虛擬8086方式及SMM系統(tǒng)管理方式。（13）軟件向上兼容80386/80486。典型微處理器 82典型微處理器結構、方式和特點第2章2. Pentium微處理器的內(nèi)部結構 Pentium微處理器主要部件包括總線