2022年模電數(shù)電筆試題匯總

1、模擬電路面試題集錦1、 基爾霍夫定理的內(nèi)容是什么？基爾霍夫定律涉及電流定律和電壓定律電流定律：在集總電路中，任何時(shí)刻，對(duì)任一節(jié)點(diǎn)，所有流出節(jié)點(diǎn)的支路電流時(shí)代數(shù)和恒等于零。電壓定律：在集總電路中，任何時(shí)刻，沿任一回路，所有支路電壓時(shí)代數(shù)和恒等于零。2、描述反應(yīng)電路的概念，列舉她們的應(yīng)用。反應(yīng)，就是在電子系統(tǒng)中，把輸出回路中日勺電量輸入到輸入回路中去。反應(yīng)的類型有：電壓串聯(lián)負(fù)反應(yīng)、 電流串聯(lián)負(fù)反應(yīng)、電壓并聯(lián)負(fù)反應(yīng)、電流并聯(lián)負(fù)反應(yīng)。負(fù)反應(yīng)日勺長(zhǎng)處：減少放大器的增益敏捷度，變化輸 入電阻利輸出電阻，改善放大器的線性和非線性失真，有效地?cái)U(kuò)展放大器的通頻帶，自動(dòng)調(diào)節(jié)作用。電壓負(fù)反應(yīng)的特點(diǎn)：電路時(shí)輸出電壓趨

2、向于維持恒定。電流負(fù)反應(yīng)的特點(diǎn)：電路歐I輸出電流趨向于維持恒定。3、有源濾波器和無源濾波器的區(qū)別無源濾波器：這種電路重要有無源元件R、L和C構(gòu)成有源濾波器：集成運(yùn)放和R、C構(gòu)成，具有不用電感、體積小、重量輕等長(zhǎng)處。集成運(yùn)放的開環(huán)電壓增益和輸入阻抗均很高，輸出電阻小，構(gòu)成有源濾波電路后還具有一定的電壓放大和緩沖作用。但集成運(yùn)放帶寬有限，因此目前的有源濾波電路的J工作頻率難以做得很高。數(shù)字電路1、同步電路和異步電路的I區(qū)別是什么？同步電路：存儲(chǔ)電路中所有觸發(fā)器的時(shí)鐘輸入端都接同一種時(shí)鐘脈沖源，因而所有觸發(fā)器的狀態(tài)的變化都與所加時(shí)時(shí)鐘脈沖信號(hào)同步。異步電路：電路沒有統(tǒng)一的I時(shí)鐘，有些觸發(fā)器的時(shí)鐘輸入

3、端與時(shí)鐘脈沖源相連，這有這些觸發(fā)器的狀態(tài)變 化與時(shí)鐘脈沖同步，而其她的觸發(fā)器的狀態(tài)變化不與時(shí)鐘脈沖同步。2、什么是線與邏輯，要實(shí)現(xiàn)它，在硬件特性上有什么具體規(guī)定？將兩個(gè)門電路的輸出端并聯(lián)以實(shí)現(xiàn)與邏輯的功能成為線與。在硬件上，要用0C門來實(shí)現(xiàn)，同步在輸出端口加一種上拉電阻，由于不用0C門也許使灌電流過大，而燒 壞邏輯門。3、解釋setup和hold time violation,畫圖說明，并說明解決措施。（威盛VIA. 11.06上海筆試試題） Setup/hold time是測(cè)試芯片對(duì)輸入信號(hào)和時(shí)鐘信號(hào)之間的時(shí)間規(guī)定。建立時(shí)間是指觸發(fā)器的時(shí)鐘信號(hào)上 升沿到來此前，數(shù)據(jù)穩(wěn)定不變的I時(shí)間。輸入信號(hào)

4、應(yīng)提前時(shí)鐘上升沿（如上升沿有效）T時(shí)間到達(dá)芯片，這 個(gè)T就是建立時(shí)間-Setup time.如不滿足setup time,這個(gè)數(shù)據(jù)就不能被這一時(shí)鐘打入觸發(fā)器，只有在下 一種時(shí)鐘上升沿，數(shù)據(jù)才干被打入觸發(fā)器。保持時(shí)間是指觸發(fā)器日勺時(shí)鐘信號(hào)上升沿到來后來，數(shù)據(jù)穩(wěn)定不變的時(shí)間。如果hold time不夠，數(shù)據(jù)同樣 不能被打入觸發(fā)器。建立時(shí)間（Setup Time）和保持時(shí)間（Hold time）。建立時(shí)間是指在時(shí)鐘邊沿前，數(shù)據(jù)信號(hào)需要保持不變?nèi)丈?時(shí)間。保持時(shí)間是指時(shí)鐘跳變邊沿后數(shù)據(jù)信號(hào)需要保持不變的時(shí)間。如果數(shù)據(jù)信號(hào)在時(shí)鐘沿觸發(fā)前后持續(xù) 日勺時(shí)間均超過建立和保持時(shí)間，那么超過量就分別被稱為建立時(shí)間

5、裕量和保持時(shí)間裕量。4、什么是競(jìng)爭(zhēng)與冒險(xiǎn)現(xiàn)象？如何判斷？如何消除？（漢王筆試）在組合邏輯中，由于門的輸入信號(hào)通路中通過了不同時(shí)延時(shí)，導(dǎo)致到達(dá)該門口勺時(shí)間不一致叫競(jìng)爭(zhēng)。產(chǎn)生毛 刺叫冒險(xiǎn)。如果布爾式中有相反日勺信號(hào)那么也許產(chǎn)生競(jìng)爭(zhēng)和冒險(xiǎn)現(xiàn)象。解決措施：一是添加布爾式的消去項(xiàng)，二是在芯片外部加電容。5、名詞：SRAM、SSRAM、SDRAMSRAM ：靜態(tài) RAM DRAM ：動(dòng)態(tài)RAMSSRAM： Synchronous Static Random Access Memory同步靜態(tài)隨機(jī)訪問存儲(chǔ)器。它的I一種類型的J SRAM。SSRAM的所有訪問都在時(shí)鐘時(shí)上升/下降沿啟動(dòng)。地址、數(shù)據(jù)輸入和其他控

6、制信號(hào)均于時(shí)鐘信號(hào)有關(guān)。這一點(diǎn) 與異步SRAM不同，異步SRAM的I訪問獨(dú)立于時(shí)鐘，數(shù)據(jù)輸入和輸出都由地址U勺變化控制。SDRAM： Synchronous DRAM同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器6、FPGA和ASIC的概念，她們的區(qū)別。（未知）（在當(dāng)今的電子設(shè)備中集成電路的應(yīng)用已經(jīng)越來越廣泛，幾乎涉及到每一種電子設(shè)備中c集成電路按其實(shí)現(xiàn)技術(shù)可以分為2 大類：可編程邏輯器件（涉及CPLD和FPGA等）和專用集成電路（ASIC）。下面我們分別從這2類集成電路的特點(diǎn)和如何 使用這2類集成電路來實(shí)現(xiàn)我們的設(shè)計(jì)需求來進(jìn)行比擬，覺得我們后來的系統(tǒng)設(shè)計(jì)提供借鑒。一方面我們以FPGA為代表比擬可編程邏輯器件和ASIC,

7、它們最大的區(qū)別就是FPGA在不懂得使用者的具體需求之前就已經(jīng)按一定的配備制造好了所有的電路，使用者再根據(jù)自己的設(shè)計(jì)需要選用其中的電路來使用，而ASIC是根據(jù)使用者的I 設(shè)計(jì)需求來制造其中的電路。由于以上因素使得這2類集成電路具有如下特點(diǎn)：ASIC由廠家定制，有比擬低的單片生產(chǎn)成 本，但卻有很高的設(shè)計(jì)本錢以及緩慢的上市時(shí)間；FPGA那么具有高度的靈活性，低廉的設(shè)計(jì)本錢以及適中的器件本錢和迅 速的面世時(shí)間。下面我們分別簡(jiǎn)樸簡(jiǎn)介使用ASIC和FPGA實(shí)現(xiàn)某一設(shè)計(jì)時(shí)的環(huán)節(jié)：要設(shè)計(jì)并生產(chǎn)一顆ASIC其流程大體如下：一方面是系統(tǒng)設(shè)計(jì)，這其中涉及設(shè)計(jì)好系統(tǒng)的對(duì)外接口，系統(tǒng)內(nèi)部大的模塊劃 分，內(nèi)部模塊之間日勺

8、接口擬定，系統(tǒng)時(shí)鐘日勺擬定等等。然后進(jìn)行進(jìn)一步日勺具體設(shè)計(jì)，這一步涉及各個(gè)大模塊內(nèi)部日勺再次模塊 劃分，內(nèi)部小模塊之間的接口擬定等。再下一步是進(jìn)行RTL級(jí)編碼，雖然用硬件描述語(yǔ)言進(jìn)行實(shí)際的電路日勺設(shè)計(jì)，類似于 軟件業(yè)日勺代碼編寫。RTL級(jí)編碼完畢后進(jìn)行RTL級(jí)仿真，如果功能對(duì)的那么下一步運(yùn)用綜合工具生成網(wǎng)表和SDF文獻(xiàn)然后 進(jìn)行前仿真，如果前仿真沒有問題即可進(jìn)行布局布線，布局布線完畢后再次提取網(wǎng)表和SDF文獻(xiàn)，運(yùn)用布局布線后H勺網(wǎng)表 和SDF文獻(xiàn)進(jìn)行后仿真，如果后仿真也沒有問題即可進(jìn)行樣片日勺生產(chǎn)。樣片生產(chǎn)完畢后，將樣片焊在調(diào)試電路板上與系統(tǒng) 其他硬件和軟件一起調(diào)實(shí)驗(yàn)證如果沒有問題一片ASIC

9、即告成功。FPGA H勺設(shè)計(jì)過程和ASIC的設(shè)計(jì)過程在系統(tǒng)設(shè)計(jì)、具體設(shè)計(jì)和RTL級(jí)編碼RTL級(jí)仿真階段基本同樣，但是通過綜合生 成網(wǎng)表后只需進(jìn)行一次仿真即可，并且如果這次仿真通過即可使用燒錄軟件將設(shè)計(jì)輸入FPGA母片中在調(diào)試電路板上進(jìn)行 系統(tǒng)級(jí)驗(yàn)證。根據(jù)上面的簡(jiǎn)介我們可以看出同一種設(shè)計(jì)使用FPGA實(shí)現(xiàn)比用ASIC實(shí)現(xiàn)可以節(jié)省一次后仿真和樣片的生產(chǎn)2個(gè)環(huán)節(jié)，根 據(jù)不同的設(shè)計(jì)和工藝廠家這2個(gè)環(huán)節(jié)一般需要6周或更長(zhǎng)時(shí)間，如果需要量產(chǎn)那么如果使用ASIC那么第一批量產(chǎn)芯片還需要 5周或更長(zhǎng)時(shí)間。，但如果樣片出錯(cuò)就至少還需要6周或更長(zhǎng)時(shí)間，因此從產(chǎn)品日勺時(shí)間本錢上來看FPGA具有比擬大的優(yōu)勢(shì)， 它大量用

10、于生產(chǎn)至少可以比ASIC快3個(gè)月日勺時(shí)間。這一點(diǎn)對(duì)于新產(chǎn)品迅速占領(lǐng)市場(chǎng)是至關(guān)重要日勺。并且，如果產(chǎn)品需要升 級(jí)或做某些比擬小的調(diào)節(jié)，用FPGA實(shí)現(xiàn)是很以便的，只要將改動(dòng)后日勺代碼重新燒錄進(jìn)FPGA即可（一般設(shè)備可以保存下 載口，這樣甚至可以作到設(shè)備在現(xiàn)場(chǎng)日勺遠(yuǎn)程在線下載），但如果是ASIC產(chǎn)品那么需要重新進(jìn)行綜合、前后仿真、樣片生產(chǎn)測(cè) 試和量產(chǎn)，這樣的時(shí)間本錢遠(yuǎn)不小于FPGA產(chǎn)品，對(duì)于產(chǎn)品上未成熟時(shí)期或市場(chǎng)急需的產(chǎn)品這樣的時(shí)間本錢，和相應(yīng)導(dǎo)致 日勺人員本錢和經(jīng)濟(jì)本錢往往是不能接受的，并且產(chǎn)品在未大量現(xiàn)場(chǎng)應(yīng)用時(shí)一般都會(huì)存在缺陷，如果采用ASIC設(shè)計(jì)的設(shè)備一 旦浮現(xiàn)由于ASIC的問題引起的故障那么

11、“顧客很氣憤、后果很嚴(yán)重”，由于此時(shí)設(shè)備修改起來相稱麻煩，您需要從新布板、從新 設(shè)計(jì)、從新驗(yàn)證、甚至要從新化幾種月的時(shí)間等待芯片廠家為您提供與既有ASIC管腳和功能以至合同完全不同樣H勺芯片！這 還不是最嚴(yán)重日勺，更要命日勺是也許您將好不容易攻下的市場(chǎng)永遠(yuǎn)的失去了她還向您索賠！嗚呼哀哉！并且由于ASIC日勺樣片制造有一次性不返還的NRE費(fèi)用，根據(jù)使用的不同工藝和設(shè)計(jì)規(guī)模大小，從幾萬(wàn)到數(shù)十萬(wàn)甚至上百萬(wàn)美金不等，導(dǎo) 致ASIC前期價(jià)格非常高，而一旦此顆芯片從技術(shù)到市場(chǎng)任何一種環(huán)節(jié)浮現(xiàn)問題，那么我們不僅不能享有到SAIC價(jià)格優(yōu)勢(shì) 帶來的好處，我們還也許為其NRE費(fèi)用買單，導(dǎo)致使用ASIC實(shí)現(xiàn)的本錢遠(yuǎn)

12、高于使用FPGA實(shí)現(xiàn)日勺經(jīng)濟(jì)本錢。固然ASIC 還是特別絕對(duì)優(yōu)勢(shì)的一面，例如當(dāng)事實(shí)證明其ASIC相稱成熟，那么其最后單片本錢普遍較FPGA產(chǎn)品低某些，并且它的某些 應(yīng)用也是FPGA也許永遠(yuǎn)無法實(shí)現(xiàn)日勺，例如用來實(shí)現(xiàn)大規(guī)模的CPU、DSP和支持多層合同日勺互換芯片等。尚有就是為追求 小面積而規(guī)定非常高的集成度，如手機(jī)芯片等。同步我們通過以上描述容易懂得ASIC的某些固有劣勢(shì)正好是FPGA產(chǎn)品的J優(yōu)勢(shì)所在，例如FPGA從開發(fā)到量產(chǎn)的時(shí)間短、 可以在不變化設(shè)備硬件日勺狀況下在線升級(jí)、可覺得大公司實(shí)現(xiàn)個(gè)性化設(shè)計(jì)、價(jià)格適中檔，但它也有其固有的缺陷，如您不也許 盼望到系統(tǒng)級(jí)日勺FPGA產(chǎn)品售20RMB/片

13、，也不能相信有廠家為您用FPGA定制您想要的CPU此類的玩笑。從上面的比擬可以看出來FPGA和ASIC各有各日勺優(yōu)勢(shì)在實(shí)際應(yīng)用中應(yīng)根據(jù)設(shè)計(jì)和產(chǎn)品的定位來選用。但通過和大量應(yīng)用 工程師的交流，筆者理解到她們對(duì)FPGA產(chǎn)品有某些結(jié)識(shí)誤區(qū)，筆者也在這里討論一下。一方面有些工程師覺得FPGA產(chǎn)品在穩(wěn)定性上不如ASIC,其實(shí)，在實(shí)際運(yùn)營(yíng)中同樣工藝生產(chǎn)FT、J FPGA和ASIC H勺物理特 性和穩(wěn)定性是沒有什么區(qū)別的。用FPGA開發(fā)的產(chǎn)品對(duì)穩(wěn)定性和運(yùn)營(yíng)環(huán)境的規(guī)定一點(diǎn)也不低，例如許多探測(cè)儀器、衛(wèi)星、 甚至前不久美國(guó)開發(fā)H勺深海海嘯探測(cè)器中都大量H勺使用了 FPGA產(chǎn)品。這些系統(tǒng)對(duì)穩(wěn)定性和運(yùn)營(yíng)環(huán)境的規(guī)定不可

14、謂不高， 說明FPGA產(chǎn)品的穩(wěn)定性是可靠性是可以信賴H勺。另一方面覺得ASIC運(yùn)營(yíng)改I速度要不FPGA更高，其實(shí)這個(gè)概念沒錯(cuò)，但 這只對(duì)頻率非常高的設(shè)計(jì)而言，如CPU,在一般應(yīng)用狀況下而者沒有區(qū)別，筆者就親眼見過本來上海滬科公司的單板式底 本錢2。5GSDH設(shè)備板子，上面核心器件兒乎所有是FPGA設(shè)計(jì)，指標(biāo)非常完美以至UT斯達(dá)康要花大價(jià)錢收購(gòu)它，但后 來由于對(duì)老大哥華為H勺威脅太大而被滅了。此外由于工藝技術(shù)的開展，目前FPGA和ASIC有互相融合取長(zhǎng)補(bǔ)短H勺趨勢(shì)，混和芯片是新H勺開展趨勢(shì)。FPGA中內(nèi)嵌豐 富H勺通用電路，如CPU、RAM、PCI接口電路等等這樣在提高了 FPGA集成度的同步進(jìn)

15、一步加快了設(shè)計(jì)進(jìn)度，同步減少了 系統(tǒng)廠家日勺外圍本錢?？傊瓼PGA和ASIC產(chǎn)品的使用要根據(jù)產(chǎn)品H勺定位和設(shè)計(jì)需要來選用，ASIC產(chǎn)品合用于設(shè)計(jì)規(guī)模特別大，如CPU、DSP 或多層互換芯片等，或者是應(yīng)用于技術(shù)非常成熟且利潤(rùn)率非常低日勺產(chǎn)品，如家用電器和其他消費(fèi)類電器，亦或是大量應(yīng)用日勺 通用器件如RAM、PHY等。而FPGA產(chǎn)品合用于設(shè)計(jì)規(guī)模適中，產(chǎn)品規(guī)定迅速占領(lǐng)市場(chǎng)，或產(chǎn)品需要靈活變動(dòng)啊特性設(shè)計(jì) 等方面的產(chǎn)品，如PDH、2.5G如下SDH設(shè)備和大局部的接口轉(zhuǎn)換芯片等。固然具體使用那種產(chǎn)品來設(shè)計(jì)還要設(shè)計(jì)者充足考 慮自己1向產(chǎn)品定位來決定。）答案：FPGA是可編程ASIC。ASIC:專用集成電路

16、，它是面向?qū)ｉT用途的電路，專門為一種顧客設(shè)計(jì)和制造的。根據(jù)一種顧客日勺特定規(guī) 定，能以低研制本錢，短交貨周期供貨H勺全定制，半定制集成電路。與 門陣列等其他ASIC（Application Specific IC）相比，它們又具有設(shè)計(jì)開發(fā)周期短、設(shè)計(jì)制導(dǎo)致本低、開發(fā)工具先進(jìn)、原那么產(chǎn)品無需測(cè)試、質(zhì) 量穩(wěn)定以及可實(shí)時(shí)在線檢查等長(zhǎng)處。7、什么叫做OTP片、掩膜片，兩者的區(qū)別何在？OTP means one time program, 一次性編程MTP means multi time program,屢次性編程OTP（One Time Program）是MCU的I一種存儲(chǔ)器類型MCU按其存儲(chǔ)器類型

17、可分為MASK（掩模）ROM、OTP （一次性可編程）ROM、FLASHROM等類型。MASKROM日勺MCU價(jià)格廉價(jià)，但程序在出廠時(shí)已經(jīng)固化，適合程序固定不變?nèi)丈讘?yīng)用場(chǎng)合；FALSI1ROM的I MCU程序可以反復(fù)擦寫，靈活性很強(qiáng)，但價(jià)格較高，適合對(duì)價(jià)格不敏感日勺應(yīng)用場(chǎng)合或做開發(fā)用 途；OTP ROM的MCU價(jià)格介于前兩者之間，同步又擁有一次性可編程能力，適合既規(guī)定一定靈活性，又規(guī)定低 本錢的應(yīng)用場(chǎng)合，特別是功能不斷翻新、需要迅速量產(chǎn)的I電子產(chǎn)品。8、單片機(jī)上電后沒有運(yùn)轉(zhuǎn)，一方面要檢查什么？一方面應(yīng)當(dāng)確認(rèn)電源電壓與否正常。用電壓表測(cè)量接地引腳跟電源引腳之間H勺電壓，看與否是電源電壓，例如常用H勺5VO 接下來就是檢查復(fù)位引腳電壓與否正常。分別測(cè)量按下復(fù)位按鈕和放開復(fù)位按鈕H勺電壓值，看與否對(duì)H勺。然后再檢查晶振與否起振了，一般用示波器來看晶振引腳H勺波形，注意應(yīng)當(dāng)使用示波器探頭的“X10”檔。另一種措施是測(cè) 量復(fù)位狀態(tài)下的10 口電平，按住復(fù)位鍵不放，然后測(cè)量10 口（沒接外部上拉的P0 口除外）H勺電壓，看與否是高電平，如 果不是高電平，那么多半是由于晶振沒有